在组合开关与线性调节器中使用PMOS电源开关

摘要

P‑MOS晶体管可用作DC‑DC转换器中的开关或用作线性调节器的传递晶体管。当供应电压高于特定电压时，所述P‑MOS晶体管将用于所述DC‑DC转换器中，且当所述供应电压低于所述特定电压时，所述P‑MOS晶体管将用于所述线性调节器中。可利用电压比较器来监测所述供应电压，所述电压比较器将所述供应电压与所述特定电压进行比较。当高于所述特定电压时，所述DC‑DC转换器比所述线性调节器高效，且当低于所述特定电压时，所述线性电压调节器比所述DC‑DC转换器高效。或者，可在集成电路封装制作或最终产品制造期间针对不同产品应用通过使用接合、跨接线、熔丝连接环或对位进行编程来完成选择所述DC‑DC转换器或线性调节器。

说明书

相关专利申请案

本申请案主张于2015年3月12日提出申请的共同拥有的美国临时专利申请案第62/132,001号的优先权；所述美国临时专利申请案特此出于所有目的以引用的方式并入本文中。

技术领域

本发明涉及集成电路电压调节器，且更具体来说，涉及基于源极电压值而针对开关及线性调节器两者使用共同PMOS功率晶体管。

背景技术

DC-DC转换器一般用于提供对DC供应电压的高度高效调节。DC-DC转换器的效率在供应电压减小时降低。存在其中线性电压调节器变得比DC-DC转换器高效的点。因此，为了具有跨越整个宽广供应电压范围(举例来说1.43到3.63伏特)的最优效率，可并排放置DC-DC转换器及线性调节器两者。但DC-DC转换器及线性调节器两者均需要硅面积(realestate)的大区域且其大多数区域由功率传递晶体管占据。此使得将DC-DC转换器及线性调节器两者提供于集成电路装置中是极昂贵的。或者，此问题的解决方案可在于使用一者或另一者，其中使用DC-DC转换器，较高供应电压处于最佳效率的甜蜜点(sweet spot)中，或使用线性调节器，低供应电压处于最佳效率的甜蜜点中。具有DC-DC转换器的一些集成电路装置采用小维生线性调节器；但再次如名称指示，其仅为维生经调节电压源，而非完全功能线性调节器。

一般来说，DC-DC转换器(例如，开关模式降压转换器)及线性调节器作为两个不同电压调节器电路保持分离且完全独立。由于这些类型的电压调节器的电源电路载送大电流，因此就硅面积区域来说其通常是极大的，因此内部解决方案(如果发生)可仅提供极弱线性调节器以节省集成电路硅区域。

发明内容

因此，需要制作于集成电路裸片上的DC-DC转换器及线性电压调节器的成本与面积高效组合且需要取决于可用的供应电压而利用两个电压调节器的最佳效率。

根据实施例，电压调节器可包括：功率金属氧化物半导体场效应晶体管(MOSFET)；及切换电路，其用于在第一操作模式中将所述功率MOSFET切换成DC-DC调节器电路且用于在第二操作模式中将所述功率MOSFET切换成线性调节器电路。根据又一实施例，所述切换电路可经配置以测量馈送到所述电压调节器的供应电压且可基于所述所测量供应电压而选择所述第一操作模式或所述第二操作模式。

根据又一实施例，所述电压调节器可包括：第一电压参考；运算放大器，其具有耦合到所述第一电压参考的输出的第一输入；其中所述功率MOSFET可包括经调适为高侧开关或传递晶体管且具有耦合到供应电压的源极的P沟道MOSFET(P-MOSFET)；功率电感器，其具有耦合到所述P-MOSFET的漏极的第一端；滤波电容器，其耦合到所述功率电感器的第二端且耦合到所述第一运算放大器的第二输入；第一及第二信号开关，其各自具有共同点、第一位置及第二位置，其中所述第一信号开关的所述共同点可耦合到所述运算放大器的输出，且所述第二信号开关的共同点可耦合到所述P-MOSFET的栅极；DC-DC转换器，其可包括：斜率补偿网络，其具有耦合到所述第一信号开关的所述第一位置的输入，第一比较器，其具有耦合到所述斜率补偿网络的输出的第一输入，脉冲宽度调制(PWM)产生器，其具有耦合到所述第一比较器的输出的输入及耦合到所述第二信号开关的所述第一位置的输出，计时器，其具有耦合到所述脉冲宽度调制产生器且用以确定PWM周期的输出，低侧开关，其耦合到所述P-MOSFET的所述漏极及所述功率电感器的所述第一端，及电流传感器，其耦合到所述低侧开关且将电流信号提供到所述第一比较器的第二输入；以及线性电压调节器，其可包括放大器，所述放大器具有耦合到所述第一信号开关的所述第二位置的输入及耦合到所述第二信号开关的所述第二位置的输出；其中当所述第一及第二信号开关可处于所述第一位置中时，所述DC-DC转换器调节所述滤波电容器上的输出电压且所述PWM产生器控制所述P-MOSFET，且当所述第一及第二信号开关可处于所述第二位置中时，所述线性电压调节器调节所述滤波电容器上的所述输出电压且所述放大器控制所述P-MOSFET。

根据又一实施例，所述低侧开关可为硅二极管。根据又一实施例，所述硅二极管可为肖特基(Schottky)二极管。根据又一实施例，所述低侧开关可为N沟道金属氧化物半导体场效应晶体管(N-MOSFET)；所述PWM产生器可包括互补输出；且可进一步包括第三信号开关，所述第三信号开关具有共同点、第一位置及第二位置，其中所述共同点可耦合到所述N-MOSFET的栅极，所述第一位置可耦合到所述PWM产生器的互补输出且所述第二位置可耦合到电源共同点。根据又一实施例，所述DC-DC转换器可为同步降压DC-DC转换器。

根据又一实施例，第二电压参考及第二电压比较器可具有耦合到所述供应电压的第一输入及耦合到所述第二电压参考的第二输入，其中所述第二电压比较器可控制所述第一及第二信号开关，借此当所述供应电压可大于来自所述第二电压参考的特定电压时，所述第一及第二信号开关可处于所述第一位置中，且当所述供应电压可小于或等于来自所述第二电压参考的所述特定电压时，所述第一及第二信号开关可处于所述第二位置中。

根据又一实施例，所述第二电压比较器具有滞后性。根据又一实施例，所述特定电压可为最优电压，借此当所述供应电压可大于所述最优电压时，所述DC-DC转换器可比所述线性调节器高效，且当所述供应电压可小于或等于所述最优电压时，所述线性调节器可比所述DC-DC转换器高效。根据又一实施例，可在集成电路封装制作期间通过接合来选择所述第一及第二信号开关的所述第一或第二位置。根据又一实施例，可利用跨接线来选择所述第一及第二信号开关的所述第一或第二位置。根据又一实施例，可利用熔丝连接环来选择所述第一及第二信号开关的所述第一或第二位置。根据又一实施例，可通过对寄存器中的位进行编程来选择所述第一及第二信号开关的所述第一或第二位置。根据又一实施例，所述第一及第二信号开关可包括场效应晶体管。根据又一实施例，所述第三信号开关可包括场效应晶体管。

根据又一实施例，一种微控制器可包括电压调节器，所述电压调节器具有：功率金属氧化物半导体场效应晶体管(MOSFET)；及切换电路，其用于在第一操作模式中将所述功率MOSFET切换成DC-DC调节器电路且用于在第二操作模式中将所述功率MOSFET切换成线性调节器电路。根据又一实施例，所述微控制器可经配置以测量供应电压且基于所述所测量供应电压而选择所述第一及第二信号开关的所述第一位置或所述第二位置。

根据另一实施例，一种用于选择DC-DC转换器或线性调节器以用于最佳电压调节效率的方法可包括以下步骤：提供具有高侧开关的DC-DC转换器，所述高侧开关可包括金属氧化物半导体场效应晶体管(MOSFET)；提供具有串联传递晶体管的线性电压调节器，所述串联传递晶体管可包括所述MOSFET；及利用电压比较器来将供应电压与特定电压进行比较，其中当所述供应电压可大于所述特定电压时，使用所述DC-DC转换器来进行电压调节，且当所述供应电压可小于或等于所述特定电压时，使用所述线性电压调节器来进行电压调节。根据所述方法的又一实施例，所述DC-DC转换器及线性电压调节器可共享电压控制环路的共同电压参考及运算放大器。

附图说明

可通过参考结合附图进行的以下说明而获取对本发明的更完全理解，附图中：

图1图解说明同步降压DC-DC转换器的典型示意图；

图2图解说明线性DC电压调节器的典型示意图；

图3图解说明在供应电压范围内的线性及DC-DC调节器效率的示意性曲线图；

图4图解说明根据本发明的特定实例性实施例的同步降压DC-DC转换器及线性DC电压调节器的示意性表示图，所述同步降压DC-DC转换器及所述线性DC电压调节器使用共同PMOS功率晶体管、一些其它共同组件及由所述DC-DC转换器或所述线性DC电压调节器基于连接到其的供应电压而进行的电压调节之间的自动切换。

虽然本发明易于作出各种修改及替代形式，但已在图式中展示并在本文中详细描述本发明的特定实例性实施例。然而，应理解，本文中对特定实例性实施例的说明并非打算将本发明限于本文中所揭示的特定形式。

具体实施方式

根据本发明的各种实施例，P-MOS晶体管可用作DC-DC转换器中的开关或线性调节器的传递晶体管。当供应电压高于特定电压时，P-MOS晶体管可用于DC-DC转换器中，且当所述供应电压低于所述特定电压时，所述P-MOS晶体管可用于线性调节器中。可利用具有滞后性的电压比较器来监测供应电压，所述电压比较器将所述供应电压与所述特定电压进行比较。高于所述特定电压，所述DC-DC转换器比所述线性调节器高效，且低于所述特定电压，所述线性电压调节器比所述DC-DC转换器高效。所述特定电压可称为用于在所DC-DC转换器与线性调节器电路配置之间进行选择以便使电压调节效率最大化的“最优”电压。

通过使用同一P-MOS晶体管，针对两个调节器的硅裸片区域节省可在40％以上并跨越(举例来说但并不限于)1.43到3.63伏特的整个电压范围给予装置的最优功率效率。

根据另一实施例，可在集成电路封装制作或最终产品制造期间针对不同产品应用通过接合、跨接线、熔丝连接环或对位进行编程来完成选择DC-DC转换器或线性调节器。

现在参考图式，示意性地图解说明特定实例性实施例的细节。在图式中，将由相似编号表示相似元件，且将由带有不同小写字母后缀的相似编号表示类似元件。

现在参考图1，描绘同步降压DC-DC转换器的示意图。所述同步降压DC-DC转换器(一般由数字100表示)可包括电压参考102、运算放大器(OpAmp)106、反馈补偿(FB Comp)网络108、峰值电流模式控制(PCMC)斜率补偿网络112、电压比较器114、计时器116、互补输出产生器(COG)118、高侧电源开关(P沟道MOSFET)120、低侧电源开关(N沟道MOSFET)122、电流测量传感器(例如，电阻器)124、功率电感器126、滤波电容器128、分压器电阻器132及134(用以将减小的输出电压反馈到FB网络108及OpAmp 106的反相输入)及电阻器130(例如，负载)。此类型的同步降压DC-DC转换器的操作为开关模式电力供应器设计的所属领域的技术人员众所周知的。

来自电压参考102的参考电压耦合到OpAmp 106的非反相输入，且滤波电容器128上的电压耦合到FB Comp网络108，FB Comp网络108进一步耦合到OpAmp 106的反相输入。OpAmp 106用作电压误差放大器。将来自电流测量传感器124的感测电流与来自斜率补偿网络112的输出进行比较，且所述感测电流等于或大于来自斜率补偿网络112的所述输出，控制高侧电源开关120的接通状态的来自COG 118的PWM脉冲将终止。接着，将接通低侧电源开关122以传导来自电感器126的电流，因为电感器126周围的磁场崩溃。

图1中所展示的DC-DC转换器电路为典型开关模式电力供应器(SMPS)。PMOS+NMOS晶体管的传导损耗：损耗＝I_RMS²*R_{DS_ON}，其中R_{DS_ON}∞1/(VDD-VTH)。因此，如果VDD变低，那么R_{DS_ON}变高。开关损耗＝C_Gate*VDD*F_SW。使用此DC-DC转换器的大多数微控制器具有在约2.6到3.63V的范围内的VDD输出电压且具有大于65％的效率。

现在参考图2，描绘线性DC电压调节器的示意图。所述线性DC电压调节器可包括电压参考202、运算放大器(OpAmp)206、PMOS晶体管220、滤波电容器228、分压器电阻器232及234(用以将减小的输出电压反馈到OpAmp 206的非反相输入)及电阻器230(例如，负载)。OpAmp 206的输出根据来自电压参考202的参考电压控制PMOS晶体管220上的栅极电压以便保持输出电压Vout。PMOS晶体管220在其“饱和”范围内操作且因此根据下式耗散功率：传递晶体管损耗＝I*(Vs-Vout)。使用此线性DC电压调节器的大多数微控制器具有约1.62到3.63伏特的电压范围。线性调节器效率通过Vout/Vs给出。因此，微控制器在较高供应电压下并非高效的。

现在参考图3，描绘在供应电压范围内的线性及DC-DC调节器效率的示意性曲线图。在较低供应电压范围处(例如，低于V_OPTIMAL)，线性调节器具有比DC-DC调节器高的效率，且高于V_OPTIMAL，DC-DC调节器具有比线性调节器高的效率。理想地，期望使用低于V_OPTIMAL的线性调节器及高于V_OPTIMAL的DC-DC调节器。因此，在设计中需要两个调节器，但导致关于所需要的硅区域的昂贵解决方案。通常，针对产品设计挑选线性调节器或具有维生线性调节器的DC-DC调节器，但所述维生线性调节器导致电力供应器电压范围的极有限支持。如上文所提及，这些调节器的硅区域的百分的五十(50％)以上是由其通过/开关晶体管使用。

现在参考图4，描绘根据本发明的特定实例性实施例的同步降压DC-DC转换器及线性DC电压调节器的示意图，所述同步降压DC-DC转换器及所述线性DC电压调节器使用共同PMOS功率晶体管、一些其它共同组件及由所述DC-DC转换器或所述线性DC电压调节器基于连接到其的供应电压而进行的电压调节之间的自动切换。使用共同PMOS功率晶体管的同步降压DC-DC转换器与线性DC电压调节器(通常由数字400表示)可包括第一电压参考102、运算放大器(OpAmp)106、反馈补偿(FB Comp)网络108、峰值电流模式控制(PCMC)斜率补偿网络112、第一电压比较器114、计时器116、互补输出产生器(COG)118、高侧电源开关(P沟道MOSFET)120、低侧电源开关122、电流测量传感器(例如，电阻器)124、功率电感器126、滤波电容器128、分压器电阻器132及134(用以将减小的输出电压反馈到FB网络108及OpAmp 106的反相输入)、电阻器130(例如，负载)、缓冲放大器440、第二电压比较器444(优选地具有滞后性)；第二电压参考442，及转换器/调节器选择开关446。低侧电源开关122可为硅二极管122a(例如，肖特基二极管)或功率N沟道MOSFET。N沟道MOSFET在此应用中将为更高效的，但本文中预期二极管及NMOS晶体管两者。当替代低侧电源开关122使用二极管122a时，不需要开关446c。

来自第一电压参考102的第一参考电压耦合到OpAmp 106的非反相输入，且滤波电容器128上的电压耦合到FB Comp网络108，FB Comp网络108进一步耦合到OpAmp106的反相输入。OpAmp 106可用作电压误差放大器。所述第一参考电压在操作中利用DC-DC转换器或线性调节器确定Vout的电压值，如下文中更全面地描述。

来自第二电压参考442的第二参考电压经设定处于一电压值，使得第二电压比较器444将控制开关446以用于在供应电压Vs大于最优电压(图3)时操作DC-DC转换器，或在供应电压Vs小于或等于最优电压(图3)时操作线性调节器。滞后切换也可提供于比较器444中，使得DC-DC转换器及线性调节器操作不被不必要地来回切换。

当供应电压Vs大于最优电压时，第二电压比较器444致使开关446处于位置“a”中，DC-DC转换器功能经选择且其将以与上文所描述及图1中所展示的DC-DC转换器100相同的方式操作。当供应电压Vs小于或等于所述最优电压时，第二电压比较器444致使开关446处于位置“b”中，线性调节器功能经选择且其将以与上文所描述及图2中所展示的线性调节器相同的方式操作。缓冲放大器440的增益可经选择使得在用于DC-DC转换器或线性调节器操作中时不需要改变OpAmp 106的操作参数。缓冲放大器440也可取决于电路操作要求而经提供为反相器或非反相缓冲放大器。

当开关446a处于位置“a”中时，将OpAmp 106的输出耦合到斜率补偿网络112。当开关446b及446c处于位置“a”中时，PMOS晶体管120及NMOS晶体管122的栅极耦合到COG 118的互补输出。当开关446a处于位置“b”中时，OpAmp 106的输出耦合到缓冲放大器440的输入。当开关446b及446c处于位置“b”中时，PMOS晶体管120的栅极耦合到缓冲放大器440的输出，且NMOS晶体管122的栅极耦合到共同点(接地)或偏置电压，此有效地关断NMOS晶体管122或使NMOS晶体管122成为偏置电流源。当线性调节器功能经选择时，电感器126实际上不起任何作用而是充当串联连接的低电阻。这些前述操作引起跨越整个供应范围(例如，1.43到3.63伏特)的功率最优电压调节。预期且在本发明的范围内，开关446可使用金属氧化物半导体场效应晶体管(MOSFET)实施为信号开关多路复用器。如此使用MOSFET为集成电路设计的所属领域的技术人员且受益于本发明者众所周知的。

使用微控制器(未展示)，存在可用于监测供应电压的各种资源。根据各种实施例，当供应电压高于特定电压(例如，最优电压)时，微控制器中的电路将切换到DC-DC转换器(“开关调节器模式”)并在降压模式SMPS配置中使用PMOS晶体管120作为接通/关断开关，且当供应电压低于特定电压(例如，最优电压)时，微控制器中的电路将切换到“线性调节器模式”并使用PMOS晶体管120作为电压控制的串联连接传递晶体管。此产生提供效率最优化的电压调节的唯一电压调节电路。本文中所揭示并主张的所提议电路保证跨越整个供应电压Vs范围(例如，1.43到3.63伏特)的最大电压调节效率。也可通过以下方式控制开关446：在集成电路封装制作或最终产品制造期间针对不同产品应用使用接合、跨接线、熔丝连接环或对位进行编程来选择DC-DC转换器或线性调节器。