一种具有快速瞬态响应的片上低压差线性稳压器

摘要

一种具有快速瞬态响应的片上低压差线性稳压器，属于电源管理技术领域。包括误差放大器、功率管M

说明书

技术领域

本发明属于电源管理技术领域，具体涉及一种低压差线性稳压器的设计。

背景技术

低压差线性稳压器(LDO)作为电源管理芯片中重要的一类电路，以其低噪声、低成本、低功耗等特点被广泛应用于消费电子、医疗电子、航空航天等领域。

LDO通过放大经输出反馈得来的误差信号来控制功率管，以提供输出电流驱动负载，其本质是根据输出电压来调节负载电流的压控电流源，如图1所示。传统的片上集成LDO(Cap-less LDO)包括误差放大器(EA)、功率管、电阻反馈网络、负载电容。基本工作原理为：电阻反馈网络采样输出电压，与基准电压作差后放大，通过控制功率管来提供负载电流。

传统的Cap-less LDO输出极点为次级点，主极点在EA输出或EA内部，采用功率管栅漏跨接密勒电容电阻来分离主次极点的补偿方案，轻载下将次级点推至GBW外以获得足够的相位裕度。然而，该方案在极轻载下需要很大的密勒电容来进行环路补偿，耗费了相当大的芯片面积。由于EA的带宽、摆率(SR)限制，抽灌功率管栅电容需要经过一定的延迟，这个延迟时间内的负载电流由输出电容承担，造成输出电压下冲(undershoot)较大、过冲(overshoot)建立时间过长等问题。

发明内容

为了解决传统Cap-less LDO轻载下环路补偿困难，以及瞬态响应过慢的问题，本发明提出一种具有快速瞬态响应的片上低压差线性稳压器，通过运用STCB结构的误差放大器和瞬态增强结构，提升了瞬态响应速度，同时大幅度减小了环路补偿所需的密勒电容。

本发明的技术方案是：

一种具有快速瞬态响应的片上低压差线性稳压器，包括误差放大器、功率管M_P、密勒电容C_L、第一分压电阻和第二分压电阻，功率管M_P的源极连接输入电压V_IN，其漏极通过第一分压电阻和第二分压电阻的串联结构后接地；误差放大器的负向输入端连接基准电压V_ref，其正向输入端连接第一分压电阻和第二分压电阻的串联点，其输出端连接功率管M_P的栅极，密勒电容C_L接在功率管M_P的漏极和地之间；

所述误差放大器采用STCB结构的误差放大器，所述STCB结构的误差放大器的输入级插入瞬态增强结构。

具体的，所述STCB结构的误差放大器采用两级级联结构，包括第一NMOS管M_N1、第二NMOS管M_N2、第三NMOS管M_N3、第四NMOS管M_N4、第五NMOS管M_N5、第六NMOS管M_N6、第七NMOS管M_N7、第八NMOS管M_N8、第九NMOS管M_N9、第十NMOS管M_N10、第十一NMOS管M_N11、第十二NMOS管M_N12、第十三NMOS管M_N13、第十四NMOS管M_N14、第一PMOS管M_P1、第二PMOS管M_P2、第三PMOS管M_P3、第四PMOS管M_P4、第五PMOS管M_P5、第六PMOS管M_P6、第七PMOS管M_P7、第八PMOS管M_P8、第九PMOS管M_P9、第十PMOS管M_P10、第十一PMOS管M_P11、第十二PMOS管M_P12、第十三PMOS管M_P13、第十四PMOS管M_P14和第十五PMOS管M_P15，

第一PMOS管M_P1的栅极作为所述STCB结构的误差放大器的正向输入端，第二PMOS管M_P2的栅极作为所述STCB结构的误差放大器的负向输入端；

第三PMOS管M_P3的栅极接第一偏置电压V_B1，其漏极连接第一PMOS管M_P1和第二PMOS管M_P2的源极；

第一NMOS管M_N1的栅漏短接并连接第一PMOS管M_P1的漏极、第九NMOS管M_N9和第十NMOS管M_N10的栅极，第二NMOS管M_N2的栅漏短接并连接第二PMOS管M_P2的漏极、第三NMOS管M_N3和第四NMOS管M_N4的栅极；

第四PMOS管M_P4的栅漏短接并连接第三NMOS管M_N3的漏极和第十二PMOS管M_P12的栅极，第十一PMOS管M_P11的栅漏短接并连接第九NMOS管M_N9的漏极和第五PMOS管M_P5的栅极；

第六PMOS管M_P6的栅漏短接并连接第四NMOS管M_N4和第五PMOS管M_P5的漏极、第七PMOS管M_P7和第八PMOS管M_P8的栅极，第十三PMOS管M_P13的栅漏短接并连接第十NMOS管M_N10和第十二PMOS管M_P12的漏极、第十四PMOS管M_P14和第十五PMOS管M_P15的栅极；

第五NMOS管M_N5的栅漏短接并连接第七PMOS管M_P7的漏极和第十二NMOS管M_N12的栅极，第十一NMOS管M_N11的栅漏短接并连接第十四PMOS管M_P14的漏极和第六NMOS管M_N6的栅极；

第七NMOS管M_N7的栅漏短接并连接第八NMOS管M_N8的栅极、第六NMOS管M_N6和第八PMOS管M_P8的漏极，第十三NMOS管M_N13的栅漏短接并连接第十四NMOS管M_N14的栅极、第十二NMOS管M_N12和第十五PMOS管M_P15的漏极；

第九PMOS管M_P9的栅漏短接并连接第八NMOS管M_N8的漏极和第十PMOS管M_P10的栅极，第十PMOS管M_P10和第十四NMOS管M_N14的漏极互连并作为所述STCB结构的误差放大器的输出端；

第一NMOS管M_N1、第二NMOS管M_N2、第三NMOS管M_N3、第四NMOS管M_N4、第五NMOS管M_N5、第六NMOS管M_N6、第七NMOS管M_N7、第八NMOS管M_N8、第九NMOS管M_N9、第十NMOS管M_N10、第十一NMOS管M_N11、第十二NMOS管M_N12、第十三NMOS管M_N13和第十四NMOS管M_N14的源极接地，第三PMOS管M_P3、第四PMOS管M_P4、第五PMOS管M_P5、第六PMOS管M_P6、第七PMOS管M_P7、第八PMOS管M_P8、第九PMOS管M_P9、第十PMOS管M_P10、第十一PMOS管M_P11、第十二PMOS管M_P12、第十三PMOS管M_P13、第十四PMOS管M_P14和第十五PMOS管M_P15的源极接输入电压V_IN。

具体的，所述瞬态增强结构包括第一电阻R₁、第二电阻R₂、第三电阻R₃、第四电阻R₄、第一电容C₁、第二电容C₂、第十五NMOS管M_N15、第十六NMOS管M_N16、第十七NMOS管M_N17、第十八NMOS管M_N18、第十六PMOS管M_P16、第十七PMOS管M_P17、第十八PMOS管M_P18和第十九PMOS管M_P19，

第十八NMOS管M_N18的栅极通过第二电阻R₂后接第二偏置电压VB2，其漏极接第十七PMOS管M_P17的漏极、第十八PMOS管M_P18的栅极和漏极以及第十九PMOS管M_P19的栅极，第一电阻R₁接在第十八PMOS管M_P18的源极和输入电压VIN之间，第一电容C₁接在第十八NMOS管M_N18的栅极和功率管M_P的漏极之间；

第十六PMOS管M_P16的栅极通过第三电阻R₃后接第一偏置电压VB1，其漏极接第十五NMOS管M_N15的漏极、第十六NMOS管M_N16的栅极和漏极以及第十七NMOS管M_N17的栅极，第四电阻R₄接在第十六NMOS管M_N16的源极和地之间，第二电容C₂接在第十六PMOS管M_P16的栅极和功率管M_P的漏极之间；

第十五NMOS管M_N15的栅极连接所述STCB结构的误差放大器中第三NMOS管M_N3的栅极，第十七PMOS管M_P17的栅极连接所述STCB结构的误差放大器中第五PMOS管M_P5的栅极；

第十七NMOS管M_N17和第十九PMOS管M_P19的漏极接功率管的栅极，第十六PMOS管M_P16、第十七PMOS管M_P17和第十九PMOS管M_P19的源极接输入电压VIN，第十五NMOS管M_N15、第十七NMOS管M_P17和第十八NMOS管M_N18的源极接地。

具体的，所述STCB结构的误差放大器还连接有自适应偏置结构，所述自适应偏置结构包括第二十三PMOS管M_PS，第二十三PMOS管M_PS的栅极接功率管M_P的栅极，其源极接输入电压VIN，其漏极接所述STCB结构的误差放大器中第一PMOS管M_P1的源极。

具体的，所述功率管M_P的栅极和漏极之间还连接有微分器。

具体的，所述微分器包括第五电阻R_f3、第六电阻R_f4、第三电容C_f1、第四电容C_f2、第十八NMOS管M_N18、第十九NMOS管M_N19、第二十NMOS管M_Nf、第二十PMOS管M_P20、第二十一PMOS管M_P21和第二十二PMOS管M_Pf，

第十八NMOS管M_N18的栅极接第二十NMOS管M_Nf和第二十一PMOS管M_P21的漏极，其漏极接第二十PMOS管M_P20的漏极并连接功率管M_P的栅极，第二十PMOS管M_P20的栅极接第十九NMOS管M_N19和第二十二PMOS管M_Pf的漏极；第二十一PMOS管M_P21的栅极接第一偏置电压V_B1，第十九NMOS管M_N19的栅极接第二偏置电压V_B2；第五电阻R_f3接在第二十二PMOS管M_Pf的栅极和漏极之间，第六电阻R_f4接在第二十NMOS管M_Nf的栅极和漏极之间；第三电容C_f1接在第二十二PMOS管M_Pf的栅极和功率管M_P的漏极之间，第四电容C_f2接在第二十NMOS管M_Nf的栅极和功率管M_P的漏极之间；第十八NMOS管M_N18、第十九NMOS管M_N19和第二十NMOS管M_Nf的源极接地，第二十PMOS管M_P20、第二十一PMOS管M_P21和第二十二PMOS管M_Pf的源极接输入电压VIN。

具体的，所述第一分压电阻和第二分压电阻为栅漏短接的PMOS管。

本发明的有益效果为：本发明运用STCB结构的误差放大器和瞬态增强结构，提升了瞬态响应速度，同时大幅度减小了环路补偿所需的密勒电容；引入适应偏置结构，在不增加功率管面积的情况下增大重载电流；引入微分器分离了主极点与输出极点，对环路有着良好的补偿效果，并且相对密勒补偿而言，微分器中第三电容C_f1和第四电容C_f2所占面积远小于达到同样性能使用的密勒电容面积；本发明提出的LDO在轻载下有着良好的环路稳定性，重载下仍保持了较宽的带宽和增益；本文提出的结构下冲undershoot在300mV内，切重载跳轻载时响应速度也更快，从而在宽范围负载内实现了快速瞬态响应。

附图说明

图1是传统的片上集成低压差线性稳压器Cap-less LDO电路拓扑结构图。

图2是本发明提出的一种具有快速瞬态响应的片上低压差线性稳压器的架构图。

图3是实施例中一种具有快速瞬态响应的片上低压差线性稳压器的晶体管级电路实现图。

图4是实施例中提出的微分器的具体电路示意图。

图5是本发明提出的一种具有快速瞬态响应的片上低压差线性稳压器的环路零极点分布设计。

图6是本发明提出的一种具有快速瞬态响应的片上低压差线性稳压器的交流ac仿真曲线。

图7是本发明提出的一种具有快速瞬态响应的片上低压差线性稳压器的瞬态响应曲线。

具体实施方式

下面结合附图和具体实施例详细描述本发明。

如图2所示为本发明提出的一种具有快速瞬态响应的片上低压差线性稳压器，包括误差放大器、功率管M_P、密勒电容C_L、第一分压电阻和第二分压电阻，功率管M_P的源极连接输入电压V_IN，其漏极通过第一分压电阻和第二分压电阻的串联结构后接地；误差放大器的负向输入端连接基准电压V_ref，其正向输入端连接第一分压电阻和第二分压电阻的串联点，其输出端连接功率管M_P的栅极，密勒电容C_L接在功率管M_P的漏极和地之间；误差放大器采用STCB结构的误差放大器，STCB结构的误差放大器的输入级插入瞬态增强结构。

本实施例中的STCB结构的误差放大器采用两级级联结构，如图3所示，包括第一NMOS管M_N1、第二NMOS管M_N2、第三NMOS管M_N3、第四NMOS管M_N4、第五NMOS管M_N5、第六NMOS管M_N6、第七NMOS管M_N7、第八NMOS管M_N8、第九NMOS管M_N9、第十NMOS管M_N10、第十一NMOS管M_N11、第十二NMOS管M_N12、第十三NMOS管M_N13、第十四NMOS管M_N14、第一PMOS管M_P1、第二PMOS管M_P2、第三PMOS管M_P3、第四PMOS管M_P4、第五PMOS管M_P5、第六PMOS管M_P6、第七PMOS管M_P7、第八PMOS管M_P8、第九PMOS管M_P9、第十PMOS管M_P10、第十一PMOS管M_P11、第十二PMOS管M_P12、第十三PMOS管M_P13、第十四PMOS管M_P14和第十五PMOS管M_P15，图中K为STCB结构的镜像系数，第一PMOS管M_P1的栅极作为STCB结构的误差放大器的正向输入端，第二PMOS管M_P2的栅极作为STCB结构的误差放大器的负向输入端；第三PMOS管M_P3的栅极接第一偏置电压V_B1，其漏极连接第一PMOS管M_P1和第二PMOS管M_P2的源极；第一NMOS管M_N1的栅漏短接并连接第一PMOS管M_P1的漏极、第九NMOS管M_N9和第十NMOS管M_N10的栅极，第二NMOS管M_N2的栅漏短接并连接第二PMOS管M_P2的漏极、第三NMOS管M_N3和第四NMOS管M_N4的栅极；第四PMOS管M_P4的栅漏短接并连接第三NMOS管M_N3的漏极和第十二PMOS管M_P12的栅极，第十一PMOS管M_P11的栅漏短接并连接第九NMOS管M_N9的漏极和第五PMOS管M_P5的栅极；第六PMOS管M_P6的栅漏短接并连接第四NMOS管M_N4和第五PMOS管M_P5的漏极、第七PMOS管M_P7和第八PMOS管M_P8的栅极，第十三PMOS管M_P13的栅漏短接并连接第十NMOS管M_N10和第十二PMOS管M_P12的漏极、第十四PMOS管M_P14和第十五PMOS管M_P15的栅极；第五NMOS管M_N5的栅漏短接并连接第七PMOS管M_P7的漏极和第十二NMOS管M_N12的栅极，第十一NMOS管M_N11的栅漏短接并连接第十四PMOS管M_P14的漏极和第六NMOS管M_N6的栅极；第七NMOS管M_N7的栅漏短接并连接第八NMOS管M_N8的栅极、第六NMOS管M_N6和第八PMOS管M_P8的漏极，第十三NMOS管M_N13的栅漏短接并连接第十四NMOS管M_N14的栅极、第十二NMOS管M_N12和第十五PMOS管M_P15的漏极；第九PMOS管M_P9的栅漏短接并连接第八NMOS管M_N8的漏极和第十PMOS管M_P10的栅极，第十PMOS管M_P10和第十四NMOS管M_N14的漏极互连并作为STCB结构的误差放大器的输出端；第一NMOS管M_N1、第二NMOS管M_N2、第三NMOS管M_N3、第四NMOS管M_N4、第五NMOS管M_N5、第六NMOS管M_N6、第七NMOS管M_N7、第八NMOS管M_N8、第九NMOS管M_N9、第十NMOS管M_N10、第十一NMOS管M_N11、第十二NMOS管M_N12、第十三NMOS管M_N13和第十四NMOS管M_N14的源极接地，第三PMOS管M_P3、第四PMOS管M_P4、第五PMOS管M_P5、第六PMOS管M_P6、第七PMOS管M_P7、第八PMOS管M_P8、第九PMOS管M_P9、第十PMOS管M_P10、第十一PMOS管M_P11、第十二PMOS管M_P12、第十三PMOS管M_P13、第十四PMOS管M_P14和第十五PMOS管M_P15的源极接输入电压V_IN。

该结构的实质是通过交叉耦合以推挽Push-Pull形式即推挽式实现小信号的电流减法器，ac(交流电)下通过级联来逐级放大小信号电流，从而实现跨导增强G_M>

为了克服STCB结构EA瞬态响应较慢的缺点，在EA内插入一级带高通滤波器的瞬态增强(TEC)结构，本实施例中瞬态增强结构的电路实现图如图3所示，包括第一电阻R₁、第二电阻R₂、第三电阻R₃、第四电阻R₄、第一电容C₁、第二电容C₂、第十五NMOS管M_N15、第十六NMOS管M_N16、第十七NMOS管M_N17、第十八NMOS管M_N18、第十六PMOS管M_P16、第十七PMOS管M_P17、第十八PMOS管M_P18和第十九PMOS管M_P19，第十八NMOS管M_N18的栅极通过第二电阻R₂后接第二偏置电压VB2，其漏极接第十七PMOS管M_P17的漏极、第十八PMOS管M_P18的栅极和漏极以及第十九PMOS管M_P19的栅极，第一电阻R₁接在第十八PMOS管M_P18的源极和输入电压VIN之间，第一电容C₁接在第十八NMOS管M_N18的栅极和功率管M_P的漏极之间；第十六PMOS管M_P16的栅极通过第三电阻R₃后接第一偏置电压VB1，其漏极接第十五NMOS管M_N15的漏极、第十六NMOS管M_N16的栅极和漏极以及第十七NMOS管M_P17的栅极，第四电阻R₄接在第十六NMOS管M_N16的源极和地之间，第二电容C₂接在第十六PMOS管M_P16的栅极和功率管M_P的漏极之间；第十五NMOS管M_N15的栅极连接STCB结构的误差放大器中第三NMOS管M_N3的栅极，第十七PMOS管M_P17的栅极连接STCB结构的误差放大器中第五PMOS管M_P5的栅极；第十七NMOS管M_P17和第十九PMOS管M_P19的漏极接功率管的栅极，第十六PMOS管M_P16、第十七PMOS管M_P17和第十九PMOS管M_P19的源极接输入电压VIN，第十五NMOS管M_N15、第十七NMOS管M_P17和第十八NMOS管M_N18的源极接地。

以轻载跳重载为例对该瞬态增强结构进行说明：稳态下，第十六PMOS管M_P16电流由静态电流偏置，该电流小于使第十五NMOS管M_N15处于饱和区的电流大小，因此第十七NMOS管M_N17和第十八NMOS管M_N18截止；瞬态下，高通滤波器将输出电压的变化量由第三电阻R₃、第二电容C₂构成的高通滤波器耦合到第十六PMOS管M_P16的栅极，增大第十六PMOS管M_P16的电流，同时第十五NMOS管M_N15的电流减小，第十六NMOS管M_N16迅速导通并产生大小为ΔI的瞬态电流。忽略衬底偏置效应，第十七NMOS管M_N17过驱动电压为V_OVN17＝V_OVN16+ΔIR₄，产生一股大电流下拉功率管M_P栅电位。这样稳态下该级电路不会参与主环，仅在瞬态下上拉或下拉功率管的栅电位，从而实现了瞬态增强。

传统LDO的增益带宽积可表示为：

其中β为电阻分压比，G_MEA表示EA的跨导，G_MP、R_OUT、R_g和C_GS分别代表功率管的跨导、输出阻抗、输入阻抗和栅电容，C_C表示密勒电容。

对于传统片上LDO而言，为了负载较大的电流，处于饱和区的功率管需要占用相当大的面积，否则重载下会因功率管进入线性区而导致环路增益出现显著下降。并且，随着功率管增益G_MPR_OUT降低，式(1)中分母项逐渐增大，增益带宽积GBW也随之减小。为了在不增加功率管面积的情况下增大重载电流，本实施例中提出的LDO设置有自适应偏置结构，自适应偏置结构包括第二十三PMOS管M_PS，第二十三PMOS管M_PS的栅极接功率管M_P的栅极，其源极接输入电压VIN，其漏极接STCB结构的误差放大器中第一PMOS管M_P1的源极。通过M_PS采样功率管M_P电流，加入EA尾电流来增大EA的跨导G_MEA，以补偿重载下功率管进入线性区所造成的环路带宽损耗。

如图2所示，本实施例中在功率管M_P的栅极和漏极之间连接有微分器，本实施例采用的微分器为推挽结构的微分器，如图4所示，包括第五电阻R_f3、第六电阻R_f4、第三电容C_f1、第四电容C_f2、第十八NMOS管M_N18、第十九NMOS管M_N19、第二十NMOS管M_Nf、第二十PMOS管M_P20、第二十一PMOS管M_P21和第二十二PMOS管M_Pf，第十八NMOS管M_N18的栅极接第二十NMOS管M_Nf和第二十一PMOS管M_P21的漏极，其漏极接第二十PMOS管M_P20的漏极并连接功率管M_P的栅极，第二十PMOS管M_P20的栅极接第十九NMOS管M_N19和第二十二PMOS管M_Pf的漏极；第二十一PMOS管M_P21的栅极接第一偏置电压V_B1，第十九NMOS管M_N19的栅极接第二偏置电压V_B2；第五电阻R_f3接在第二十二PMOS管M_Pf的栅极和漏极之间，第六电阻R_f4接在第二十NMOS管M_Nf的栅极和漏极之间；第三电容C_f1接在第二十二PMOS管M_Pf的栅极和功率管M_P的漏极之间，第四电容C_f2接在第二十NMOS管M_Nf的栅极和功率管M_P的漏极之间；第十八NMOS管M_N18、第十九NMOS管M_N19和第二十NMOS管M_Nf的源极接地，第二十PMOS管M_P20、第二十一PMOS管M_P21和第二十二PMOS管M_Pf的源极接输入电压VIN。

通过放大第三电容C_f1和第四电容C_f2对环路进行了补偿，同时加快了瞬态响应速度。负载跳变时，V_out的变化量通过第三电容C_f1和第四电容C_f2耦合，经第二十NMOS管M_Nf和第二十二PMOS管M_Pf放大后作用到第十八NMOS管M_N18和第二十PMOS管M_P20栅极，从而上拉或下拉功率管栅电位。加入微分器后的环路主次极点由式(2)～(3)给出：

其中C_f表示第三电容C_f1和第四电容C_f2的电容值，Rf表示第五电阻R_f3和第六电阻R_f4的电阻值，从以上两式可以看出，LDO输出极点受C_f的影响向高频方向移动，等效为衰减了输出阻抗；主极点处等效电容增加了2g_mg_mfR_f²G_MPR_OUTC_f，从而可以大大减小补偿所需的密勒电容所占芯片面积。因此微分器的引入分离了主极点与输出极点，对环路有着良好的补偿效果，并且相对密勒补偿而言，C_f所占面积远小于达到同样性能使用的密勒电容面积。

本实施例中第一分压电阻和第二分压电阻为栅漏短接的PMOS管。

图5给出了本发明所提出的LDO的环路稳定性设计，轻重载下有位置变化的零极点类似轻载ω_pD，重载ω_pD’给出。忽略中高频零极点，仅考虑位于功率管M_P栅极处的主极点ω_pD、LDO输出极点ω_pO，以及合并EA与微分器OTA后得到的中低频下的一对零极点ω_z1、ω_p1。从图中可以看到，增加微分器后主次极点分离，轻载下环路趋于稳定；增加自适应偏置后，重载下环路增益增大，带宽拓展。由于ω_p1的存在，ω_z1不能放在增益带宽积GBW内，否则ω_pO在随负载电流增大向高频移动时会在0dB之上与ω_p1形成双极点double>pO与ω_p1形成double>z1将会向高频方向移动，ω_z1、ω_p1逐渐接近形成对消，增益裕度随之改善。

图6由实线和虚线分别给出了轻载50uA，重载100mA的ac响应曲线，环路增益分别为82.6dB，72.5dB；0dB带宽分别为2MHz、2.2MHz；相位裕度分别为50.8°、91.7°。由此可以看到，本发明提出的LDO在轻载下有着良好的环路稳定性，重载下仍保持了较宽的带宽和增益。

图7给出了本实施例提出的结构(实线)和不带瞬态增强、自适应偏置和微分器结构调试出的LDO(虚线)之间的瞬态响应曲线，二者均在0.5us内在50uA和100mA负载之间进行切换，后者的补偿电容数倍于本发明提出的LDO。可以看到，相对于后者，本文提出的结构下冲undershoot在300mV内，且重载跳轻载时响应速度也更快，从而在宽范围负载内实现了快速瞬态响应。

本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。