一种高能离子注入工艺中形成高深宽比隔离的方法

摘要

本发明提出一种高能离子注入工艺中形成高深宽比隔离的方法，包括下列步骤：步骤一：准备硅基片，并在所述硅基片上方由下到上依次设置硅基片外延层、研磨停止层、掩模图形层；步骤二：对上述结构进行高深宽比硅沟槽刻蚀，沟槽底部位于硅基片并接近硅基片外延层；步骤三：在上述结构外侧选择性外延生长单层或者多层单晶硅，所述单晶硅填满整个沟槽；步骤四：化学机械研磨沟槽上方的外延生长单晶硅，停止在所述研磨停止层上，最后去除剩余研磨停止层。本发明可以克服高能离子注入工艺深度极限以及光刻的CD或者深宽比极限，可以解决CMOS图形传感器产品的光二极管像素单元往更小尺寸，更深深度推进的技术难题。

说明书

技术领域

本发明涉及半导体集成电路制造领域，且特别涉及一种高能离子注入工艺中形成高深宽比隔离的方法。

背景技术

图1a、图1b是现有离子注入进行隔离的工艺流程图，图1a中硅基片10上设置有基片外延层31和注入牺牲层11，所述注入牺牲层11上间隔设置有掩膜图形层21，对图1a所示结构进行离子注入处理形成图1b所示结构，硅基片10上间隔分布有基片外延层31和注入层32。但是在某些高能注入隔离的工艺中，线宽(space)已经要求到0.15um，光刻胶高度达到4um厚度，深宽比已经大于20，这个要求已经超过了传统光刻工艺的极限；在这种高深宽比的工艺要求下，一般采用tri-layer的技术，利用刻蚀对光刻胶、硬掩模层、注入阻挡层这三层之间的选择比变化，把光刻胶的图形转移到下面的注入阻挡层上。但是当注入阻挡层的厚度和关键尺寸的比例太大的时候，锥形或者保龄球的形貌就容易出现。如果注入阻挡层太厚，硬掩模层容易出现边缘过刻蚀的问题，导致注入阻挡层在图形边缘出现毛刺现象；同时高能注入机的极限也限制了某些深阱应用，例如CMOS图形传感器光二极管的深阱隔离。

发明内容

本发明提出一种高能离子注入工艺中形成高深宽比隔离的方法，可以克服高能离子注入工艺深度极限以及光刻的CD或者深宽比极限，可以解决CMOS图形传感器产品的光二极管像素单元往更小尺寸，更深深度推进的技术难题。

为了达到上述目的，本发明提出一种高能离子注入工艺中形成高深宽比隔离的方法，包括下列步骤：

步骤一：准备硅基片，并在所述硅基片上方由下到上依次设置硅基片外延层、研磨停止层、掩模图形层；

步骤二：对上述结构进行高深宽比硅沟槽刻蚀，沟槽底部位于硅基片并接近硅基片外延层；

步骤三：在上述结构外侧选择性外延生长单层或者多层单晶硅，所述单晶硅填满整个沟槽；

步骤四：化学机械研磨沟槽上方的外延生长单晶硅，停止在所述研磨停止层上，最后去除剩余研磨停止层。

进一步的，所述研磨停止层为二氧化硅或者氮化硅。

进一步的，所述掩模图形层为一次曝光的光刻胶。

进一步的，所述掩模图形层为一次曝光和刻蚀形成的图形，膜质为氧化膜或者氮化膜。

进一步的，所述沟槽刻蚀后的深宽比大于10：1。

进一步的，所述沟槽刻蚀深度比硅基片外延层厚度大1um-2um，形成所述沟槽底部位于硅基片外延层下方。

进一步的，所述单层单晶硅和硅基片外延层是不同的掺杂类型。

进一步的，所述多层单晶硅的第一层和硅基片外延层掺杂类型相同，外延结束后的沟槽关键尺寸和目标尺寸一致。

进一步的，所述步骤四中单晶硅不填满整个沟槽，在所述沟槽中留出空隙用于沉积介质膜，所述介质膜填满整个沟槽。

进一步的，所述介质膜为二氧化硅。

进一步的，所述介质膜沉积工艺为热氧化法或者原子层沉积或者旋涂法。

本发明提出的高能离子注入工艺中形成高深宽比隔离的方法，可以克服高能离子注入工艺深度极限以及光刻的CD或者深宽比极限，可以解决CMOS图形传感器产品的光二极管像素单元往更小尺寸，更深深度推进的技术难题。深P阱隔离的深度可以达到6um，P阱隔离尺寸可以缩减至0.1um。

附图说明

图1a和图1b所示为现有技术中离子注入进行隔离的工艺流程图。

图2a～图2d所示为本发明第一较佳实施例的形成高深宽比隔离的方法流程图。

图3a～图3e所示为本发明第二较佳实施例的形成高深宽比隔离的方法流程图。

具体实施方式

以下结合附图给出本发明的具体实施方式，但本发明不限于以下的实施方式。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。

以CMOS图形传感器的像素隔离工艺为例，现在需要制作隔离深度5um，隔离层关键尺寸0.15um的像素区芯片，以下是本发明的两个实施例：

请参考图2a～图2d，图2a～图2d所示为本发明第一较佳实施例的形成高深宽比隔离的方法流程图。本发明提出一种高能离子注入工艺中形成高深宽比隔离的方法，包括下列步骤：

步骤一：准备硅基片，并在所述硅基片上方由下到上依次设置硅基片外延层、研磨停止层、掩模图形层；

步骤二：对上述结构进行高深宽比硅沟槽刻蚀，沟槽底部位于硅基片并接近硅基片外延层；

步骤三：在上述结构外侧选择性外延生长单层或者多层单晶硅，所述单晶硅填满整个沟槽；

步骤四：化学机械研磨沟槽上方的外延生长单晶硅，停止在所述研磨停止层上，最后去除剩余研磨停止层。

本方法主要分四个大步骤，具体工艺步骤和注意事项如下:

1.确定高深宽比沟槽刻蚀的硬掩模层材料和厚度，一般而言选择氧化膜和氮化膜两种，因为这两种膜质对于硅刻蚀的选择比一般可以达到50：1甚至更高。如果光阻的厚度和关键尺寸的矛盾可以解决也可以选择直接使用光阻作为硅刻蚀的掩模，但是光阻下部还是需要介质膜，因为在选择性外延生长的时候它可以阻止在硅片表面生长单晶硅，同时在平坦化硅片的时候充当研磨的停止层。

根据本发明较佳实施例，所述研磨停止层为二氧化硅或者氮化硅，所述掩模图形层为一次曝光的光刻胶，进一步的，所述掩模图形层为一次曝光和刻蚀形成的图形，膜质为氧化膜或者氮化膜。

请参考图2a，所述硅基片100上方由下到上依次设置硅基片外延层301、研磨停止层102、掩模图形层201。首先准备硅基片100，在其上面外延生长一层硅基片外延层301，一般会比目标隔离深度要深一些，这样在后续背面硅片研磨时，能保证有足够的工艺窗口，在本较佳实施例中选择6um；硅基片外延层301的掺杂类型选择N型，在外延层上方选择生长一层研磨停止层102，这层薄膜需要对硅有一定的化学机械研磨选择比，优选氧化硅或者氮化硅，厚度需要根据沟槽外延生长工艺在硅片上方外延生长的硅的高度决定，优选厚度为500-1000A。

如图2a所示，形成掩模图形层201。现有的商业化高深宽比沟槽刻蚀设备即使对于光刻胶而言，也可以达到很高的选择比，掩模图形层201可以是光刻胶直接形成，也可以经过刻蚀工艺形成硬掩模层图形，一般而言选择氧化膜和氮化膜两种，如果是光刻胶，厚度要稍微厚一些，本实例关键尺寸选择0.21um，考虑到光刻胶的分辨率，厚度可以选择4000A到6000A之间；如果选择的是氧化硅或者氮化硅硬掩模层，掩模图形层201厚度可以降到1500-2000A。

2.进行高深宽比硅沟槽刻蚀。这一步的难度和硅沟槽的关键尺寸以及刻蚀深度相关，关键尺寸越小，深度越深，难度越大。深度多少是由器件要求决定的。像素尺寸缩小是为了缩小芯片面积，降低成本，但是同时会降低满阱电容(FWC)，补偿FWC的方法就是把光二极管阱往硅片下面推，以目前主流CMOS图形传感器的深P阱隔离为例，一般要求2um左右，但是技术发展趋势是往更深的深度例如3um-4um推进。现在商业用的高深宽比刻蚀设备已经很成熟了，刻蚀深宽比可以达到100：1。请参考图2b，根据本发明较佳实施例，所述沟槽刻蚀后的深宽比大于10：1。所述沟槽刻蚀深度比硅基片外延层厚度大1um-2um，形成所述沟槽底部位于硅基片外延层下方。

如图2b所示，进行高深宽比硅沟槽刻蚀。这一步的难度和硅沟槽的关键尺寸以及刻蚀深度相关，关键尺寸越小，深度越深，难度越大。目前高深宽比刻蚀一般采用bosch工艺，这是一种沉积和刻蚀交替进行的刻蚀方法，这种工艺的深宽比甚至可以达到100：1，刻蚀步骤使用的气体一般为SF6刻蚀气体，沉积步骤采用C4F8气体；刻蚀工艺后，在侧壁上如果担心刻蚀损伤影响后续外延生长，可以在外延生长前增加一步高温修复步骤。

3.选择性外延生长发生在高深宽比硅沟槽形成以后，这时硅片表面还保留了一层介质膜，这样可以保证硅片上方不会生长薄膜，而单晶硅会沿着刻蚀后的侧墙和底部平面生长，由于选择性外延不是成核机制的生长，它对高深宽比的图形不敏感。选择性外延的另外一个好处是可以沿着横向方向控制沟槽内单晶硅的掺杂浓度。比如按照传统的方法，深阱隔离的图形关键尺寸如果想做到0.1um，高能注入的光刻图形就一定要做到0.1um，但是用本发明的方法，刻蚀用的光刻图形就不一定要做到0.1um，例如刻蚀可以做到0.16um，在外延生长的时候分两步掺杂，第一步生长300A的N型掺杂的外延层(和光二极管的N型掺杂相同)，第二步填满P型掺杂的外延层(和高能注入的P型掺杂相同)，最终的效果和0.1um高能注入的效果相同。

在最后生长封口的时候，一般外延生长会有部分缺陷产生，可能会影响器件的隔离效果，可以选择使用热氧化或者其他氧化生长方式对封口部分进行处理。

请参考图2c，根据本发明较佳实施例，所述单层单晶硅和硅基片外延层是不同的掺杂类型，所述多层单晶硅的第一层和硅基片外延层掺杂类型相同，外延结束后的沟槽关键尺寸和目标尺寸一致。在所述沟槽结构中形成沟槽外延生长层303。

如图2c所示，去除残留研磨停止层102以后，使用外延生长工艺生长掺杂的单晶硅形成沟槽外延生长层303，其需要填满沟槽部分。这时硅片表面还保留了一层研磨停止层102，这样可以保证硅片上方不会生长薄膜，而单晶硅会沿着刻蚀后的侧墙和底部平面生长，由于选择性外延不是成核机制的生长，它对高深宽比的图形不敏感。选择性外延的另外一个好处是可以沿着横向方向控制沟槽内单晶硅的掺杂浓度。比如按照传统的方法，深阱隔离的图形关键尺寸如果想做到0.15um，高能注入的光刻图形就一定要做到0.15um，但是使用本发明的方法，刻蚀用的光刻图形就不需要做到0.15um，本实例光刻关键尺寸选择0.21um，在外延生长的时候分两步掺杂，第一步生长300A的N型掺杂的外延层，和硅基片的N型掺杂相同；第二步填满P型掺杂的外延层(和传统的方法高能注入的P型掺杂相同)，最终的效果和0.15um高能注入的效果相同。

4.选择性外延生长结束后在沟槽区域有一部分单晶硅会凸出，需要使用化学机械研磨工艺平坦化硅片，研磨停止在硅片表面的介质膜上，然后湿法去除这一层介质膜。形成图2d所示的结构。

如图2d所示，选择性外延生长结束后在沟槽区域有一部分单晶硅的沟槽外延生长层303会凸出，需要使用化学机械研磨工艺平坦化硅片，研磨停止在硅片表面的研磨停止层102上，然后湿法去除这一层研磨停止层102。

请参考图3a～图3e，图3a～图3e所示为本发明第二较佳实施例的形成高深宽比隔离的方法流程图。本发明提出一种高能离子注入工艺中形成高深宽比隔离的方法，包括下列步骤：

步骤一：准备硅基片，并在所述硅基片上方由下到上依次设置硅基片外延层、研磨停止层、掩模图形层；

步骤二：对上述结构进行高深宽比硅沟槽刻蚀，沟槽底部位于硅基片并接近硅基片外延层；

步骤三：在上述结构外侧选择性外延生长单层或者多层单晶硅，所述单晶硅不填满整个沟槽，在所述沟槽中留出空隙；

步骤四：在所述沟槽的空隙中沉积介质膜，所述介质膜填满整个沟槽

步骤五：化学机械研磨沟槽上方的外延生长单晶硅，停止在所述研磨停止层上，最后去除剩余研磨停止层。

根据本发明较佳实施例，所述介质膜为二氧化硅。所述介质膜沉积工艺为热氧化法或者原子层沉积或者旋涂法。

本发明第二较佳实施例在深沟槽外延生长前的工艺步骤和前一个实施例完全相同，如图3a、图3b所示。在外延生长的步骤有一些变化，如图3c和图3d所示，第一步生长300A的N型掺杂的外延层，和硅基片的N型掺杂相同；第二步生长600A的P型掺杂的外延层(和传统的方法高能注入的P型掺杂相同)；第三步生长一层介质隔离层304填满整个沟槽，本实施例中介质隔离层304只需要生长200A以上就可以把沟槽填满，所以可以选择的工艺很多，比如热氧化法，氧气环境下的高温退火工艺，或者是原子层沉积工艺。这几种工艺都有很好的台阶覆盖性，具有高深宽比的填充能力，但是需要注意的是氧化的方法会消耗掉一部分沟槽P型掺杂的外延层，所以第二步的P型掺杂浓度需要增加。

如图3d所示，选择性外延生长结束后在沟槽区域有一部分单晶硅沟槽外延生长层303和介质隔离层304会凸出，需要使用化学机械研磨工艺平坦化硅片，研磨停止在硅片表面的研磨停止层102上，由于有介质隔离层304氧化膜存在，研磨停止层102的膜质选择上采用对介质隔离层304有研磨选择比的氮化膜比较好；即使选择相同材质的氧化膜，在最后湿法去除研磨停止层102的时候，突出的介质隔离层304也会被去除。

综上所述，本发明提出的高能离子注入工艺中形成高深宽比隔离的方法，可以克服高能离子注入工艺深度极限以及光刻的CD或者深宽比极限，可以解决CMOS图形传感器产品的光二极管像素单元往更小尺寸，更深深度推进的技术难题。深P阱隔离的深度可以达到6um，P阱隔离尺寸可以缩减至0.1um。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。