一种基于FPGA开发的汽轮机测速及超速保护卡件

摘要

本发明公开了一种基于FPGA开发的汽轮机测速及超速保护卡件，包括测速模块、超速保护模块、加速度超限保护模块、转速品质判断模块、功率负荷不平衡保护模块、FPGA模块、CPU模块和电源模块；FPGA模块由软件算法实现卡件的测速、超速判断、功率负荷不平衡判断、DI信号处理及保护信号输出等，通过PCI‑E总线与CPU模块实现数据交互；可精确测量汽轮机转速还具有汽轮机超速保护功能，而且保证了外接不同种类转速传感器的需求，提高了卡件的信号处理能力。

说明书

技术领域

本发明涉及汽轮机DEH系统领域，尤指汽轮机数字电液控制系统中的测速及超速保护组件，是一种基于FPGA开发的新型多功能汽轮机测速及超速保护卡件。

背景技术

DEH即汽轮机数字电液控制系统（Digital Electric Hydraulic Control System）,简称数字电调，是DCS的重要组成部分，其主要功能是汽轮机转速控制、自动同期控制、负荷控制等常规控制，还具有各种汽轮机功能试验、阀门试验和超速试验等许多附属功能，并能与DCS系统实现数据共享。

而DEH中的测速及超速保护卡件尤其重要，汽轮机的转速控制、升速率设置、负荷控制及超速试验等诸多控制及试验均需要通过汽轮机转速的准确测量来进行调节和控制。

超速事故是汽轮发电机组设备破坏性最大的事故，超速事故的发生往往会产生毁灭性的后果，为此所有的汽轮机均设置了超速保护装置，在经历了传统机械式危急遮断装置、机械式危急遮断装置与采用DEH高压抗燃油技术的电气超速保护装置并存以及完全采用电气超速保护三个阶段后，目前的汽轮机超速保护系统基本都采用电气与机械超速保护并存。在电气超速保护装置中，汽轮机超速保护卡件就是控制的核心部件。

目前常见的汽轮机测速卡件功能均比较单一，且有的卡板在转速测量时并不准确，并且目前市面上可用于核电项目的汽轮机测速卡件多为国外进口产品，价格昂贵，售后维修困难。

另有中国专利公告号为 CN203452857U，于2014.2.26公开了一种汽轮机超速保护设备，该设备包括：测速装置，该测速装置用于监测所述汽轮机是否超速；继电器，与所述测速装置连接，用于根据所述测速装置发出的汽轮机超速信号发出控制指令；以及电磁阀，与所述继电器和所述汽轮机连接，用于根据所述控制指令停止所述汽轮机转动。上述实用新型采用电气与机械超速保护并存，并不能对汽轮机的转速实施准确的控制与调节。

发明内容

为了克服上述现有技术的缺陷，本发明提供了一种基于FPGA开发的汽轮机测速及超速保护卡件，其目的是精确测量汽轮机转速，并对汽轮机实施超速保护功能。

为了解决上述技术问题，本发明采用的技术方案是：

一种基于FPGA开发的汽轮机测速及超速保护卡件，其特征在于：包括测速模块、超速保护模块、加速度超限保护模块、转速品质判断模块、功率负荷不平衡保护模块、FPGA模块、CPU模块和电源模块；

所述的测速模块，用于采集汽轮机转速信号，并将转速信号送入FPGA模块完成转速计算；

所述的超速保护模块，由FPGA模块中的超速判断算法来判断是否超速并输出保护信号；

所述的加速度超限保护模块，由FPGA模块中的加速度算法来计算加速度同时判断是否超限并输出保护信号；

所述的转速品质判断模块，由FPGA模块中的品质算法来计算转速的品质同时判断是否超限并输出保护信号；

所述的功率负荷不平衡保护模块，采集功率计和压力变送器传送的电功率及压力信号，通过FPGA模块中的功率负荷不平衡判断算法进行判断并输出保护信号。

FPGA模块通过PCI-E总线与CPU模块完成数据交互，由CPU模块与控制器进行数据交互。

还包括数字信号采集模块，所述数字信号采集模块用于采集24V直流信号电路，并将信号送入FPGA模块。

所述的测速模块包括用于采集汽轮机转速的有源转速传感器和/或无源转速传感器，速度信号经整波电路、精密放大电路、滤波电路处理后送入FPGA模块。

所述的超速保护模块包括5路DO通道，每路DO通道均采用双路常开固态继电器输出保护信号，通道1-4对应103%额定转速超限，通道5对应110%额定转速超限。

所述的转速品质判断模块，DEH系统中的测速组件为三冗余设计，每块卡件设计了两路转速采集通道及两路转速输出通道，卡件采集其余两块测速卡测速后送出的与转速对应的脉冲信号，卡件的测速结果与其余两卡的转速进行比较来进行品质判断。

所述功率负荷不平衡保护模块，两路4~20mA模拟量采集通道经模数转换，采集现场功率计和压力变送器传送的电功率及压力信号，通过FPGA模块中的功率负荷不平衡判断算法进行判断，并通过DO通道的固态继电器输出保护信号。

FPGA模块由软件算法实现卡件的测速、超速判断、功率负荷不平衡判断、DI信号处理及保护信号输出等，通过PCI-E总线与CPU模块实现数据交互；

CPU模块采用PowerPC，完成与FPGA的数据交互，同时实现与上位机的数据交互通信功能；

电源模块的使用及设计满足通道隔离度及冗余要求。

本发明具有以下优点：

本发明整个卡件采用的是模块化设计，电源冗余耦合供电，通道电源隔离设计，在保证通道独立性、隔离度前提下提高了卡件的集成度及抗干扰性，可精确测量汽轮机转速还具有汽轮机超速保护功能，而且保证了外接不同种类转速传感器的需求，提高了卡件的信号处理能力，还增设了功率负荷不平衡报警、加速度超限报警、DI信号采集等功能，该卡件除可用于火电汽轮机DEH系统中，其性能指标也可用于核电汽轮DEH系统，同时卡件还可适用于汽轮机DCS系统。

附图说明

图1为本发明的工作原理结构图；

图2为本发明硬件结构设计示意图；

图3为本发明模拟量采集通道设计示意图；

图4为本发明数字量采集通道（DI）设计示意图；

图5为本发明转速采集通道设计示意图；

图6为本发明FPGA程序框架示意图；

图7为本发明FPGA程序时序逻辑控制模块示意图。

具体实施方式

实施例1

一种基于FPGA开发的汽轮机测速及超速保护卡件，如图1所示，包括测速模块、超速保护模块、加速度超限保护模块、转速品质判断模块、功率负荷不平衡保护模块、FPGA模块、CPU模块和电源模块；

测速模块，用于采集汽轮机转速信号，并将转速信号送入FPGA模块完成转速计算；卡件的转速采集通道设计中可兼容JAQUAT有源转速传感器（方波）、无源传感器（正弦波）及其他类有源传感器（正弦波），最小可以采集电压0.1Vrms的转速信号（如图5所示）。速度信号经整波电路、精密放大电路、滤波电路处理后送入FPGA，由测速算法完成转速的计算。可兼容磁阻式速度传感器和电涡流速度传感器，并可向电涡流速度传感器供电+24VDC或-24VDC，采集到的速度信号经整波、放大处理后送入FPGA，由FPGA软件的测速模块进行速度测量，由FPGA软件的超速判断模块进行判断并通过DO通道的固态继电器ASSR-4128-302E输出保护信号，由FPGA软件的加速度超限判断模块进行加速度计算和判断并通过DO通道输出保护信号，保护信号为超速103%、110%、加速度超限。

超速保护模块，由FPGA模块中的超速判断算法来判断是否超速并输出保护信号；卡件在测量到转速后由FPGA中的超速判断算法来判断是否超速并输出保护信号，共设计5路DO通道，每路DO通道均采用双路常开固态继电器ASSR-4128-302E输出保护信号，通道1~4对应103%额定转速超限，通道5对应110%额定转速超限。

加速度超限保护模块，由FPGA模块中的加速度算法来计算加速度同时判断是否超限并输出保护信号；卡件在测量到转速后由FPGA中的加速度算法来计算加速度同时判断是否超限并输出保护信号，通过1路DO通道的固态继电器ASSR-4128-302E输出保护信号。

转速品质判断模块，由FPGA模块中的品质算法来计算转速的品质同时判断是否超限并输出保护信号；DEH系统中的测速组件为三冗余设计，每块卡件设计了两路转速采集通道及两路转速输出通道便可实现当前卡件转速通道品质判断功能，卡件采集其余两块测速卡测速后送出的与转速对应的脉冲信号，卡件的测速结果与其余两卡的转速进行比较来进行品质判断。

功率负荷不平衡保护模块，采集功率计和压力变送器传送的电功率及压力信号，通过FPGA模块中的功率负荷不平衡判断算法进行判断并输出保护信号；卡件共设计两路4~20mA模拟量采集通道经模数转换（如图3所示），采集现场功率计和压力变送器传送的电功率及压力信号，通过FPGA中的功率负荷不平衡判断算法进行判断并通过DO通道的固态继电器ASSR-4128-302E输出保护信号。

FPGA模块通过PCI-E总线与CPU模块完成数据交互，由CPU模块与控制器进行数据交互，为保证卡件信号采集及保护信号输出的响应时间，卡件的数据采集及核心保护控制逻辑程序均放入FPGA中，FPGA通过PCI-E总线与CPU（PowerPC）完成数据交互，由CPU与控制器进行数据交互，FPGA的程序框架图如图6、图7所示。

一种基于FPGA开发的新型多功能汽轮机测速及超速保护卡件，在国核示范工程CAP1400项目中，该卡件用于搭建DEH系统的测速组件，测速组件为三冗余设计，共需配置3张uSD_0001测速卡，分别连接3只JAQUAT有源转速传感器，对汽轮机进行测速；来自现场的3路电功率信号及3路高压第一级入口压力信号也分别接入3张卡件的AI通道，用以进行功率负荷不平衡判断；卡件之间的转速转发及接收通过接线相互连接。卡件给出的保护信号通过端子板接线实现3取2逻辑，由端子板上的继电器RELECO/C5-M20X继电器输出最终保护信号到现场，测速结果及卡件的状态由机箱内通讯卡通过以太网与DPU进行数据交互，DPU与上位机通过以太网连接，上位机实现卡件的数据、状态监控及卡件的功能控制，并由上位机DEH系统逻辑组态引入测速结果进行汽轮机各项试验及控制。