一种电路去耦方法及一种去耦电路

摘要

本发明提供了一种电路去耦方法及一种去耦电路，该方法，包括：确定至少一个去耦电容；将每个所述去耦电容的接地引脚接地；将每个所述去耦电容的电源引脚与待去耦电路的用于连接电源的电源连接端连接，还包括：利用所述至少一个去耦电容对所述待去耦电路进行去耦。本发明提供了一种电路去耦方法及一种去耦电路，能够对待去耦电路进行去耦。

说明书

技术领域

本发明涉及电子技术领域，特别涉及一种电路去耦方法及一种去耦电路。

背景技术

现有的电路板设计呈现多样化，根据产品的不同，电路板可以有四层到二十多层。电路板设计越来越复杂，如何提高电路板的可靠性变得越来越重要。

在电路板上，随着待去耦电路的变化可能会引起瞬变的噪声电压，这些噪声电压会影响电路板的可靠性。举例来说，在直流电源回路中，当待去耦电路从一个状态转换为另一种状态时，可能会在电源线上产生一个很大的尖峰电流，形成瞬变的噪声电压。

现有技术中还没有对待去耦电路进行去耦的方案。

发明内容

本发明实施例提供了一种电路去耦方法及一种去耦电路，能够对待去耦电路进行去耦。

一方面，本发明实施例提供了一种电路去耦方法，确定至少一个去耦电容；将每个所述去耦电容的接地引脚接地；将每个所述去耦电容的电源引脚与待去耦电路的用于连接电源的电源连接端连接，还包括：

利用所述至少一个去耦电容对所述待去耦电路进行去耦。

进一步地，在所述将每个所述去耦电容的接地引脚接地之前，还包括：

确定所述至少一个去耦电容中每个去耦电容的接地引脚的位置；

根据每个去耦电容的接地引脚的位置，按照第一布局方案或第二布局方案布局所述至少一个去耦电容；其中，

所述第一布局方案为：所述至少一个去耦电容中的所有去耦电容的电源引脚均布局在远离所述待去耦电路的电源连接端的方向上；

所述第二布局方案为：

所述至少一个去耦电容中的第奇数个去耦电容的电源引脚布局在远离所述待去耦电路的电源连接端的方向上；

所述至少一个去耦电容中的第偶数个去耦电容的电源引脚布局在靠近所述待去耦电路的电源连接端的方向上。

进一步地，在所述根据每个去耦电容的接地引脚的位置，按照第一布局方案或第二布局方案布局所述至少一个去耦电容之前，还包括：

当所述至少一个去耦电容为相同的去耦电容时，

确定所述待去耦电路的待去耦频率段；

确定任一所述去耦电容的谐振频率；

所述按照第一布局方案或第二布局方案布局所述至少一个去耦电容，包括：

判断所述待去耦频率段中小于等于所述谐振频率的频率范围是否超过所述待去耦频率段的预设比例，如果是，则按照所述第二布局方案布局所述至少一个去耦电容，否则，按照所述第一布局方案布局所述至少一个去耦电容。

进一步地，所述确定任一所述去耦电容的谐振频率，包括：

确定任一所述去耦电容的阻抗曲线；

确定任一所述去耦电容的阻抗曲线上的最小阻抗对应的频率，将所述最小阻抗对应的频率作为所述谐振频率。

进一步地，所述确定任一所述去耦电容的谐振频率，包括：

获取任一所述去耦电容的等效串联电感和电容值；

根据所述等效串联电感、所述电容值和公式一，确定任一所述去耦电容的谐振频率，其中，所述公式一为：

$>f_0=\frac{1}{2\pi \sqrt{ESL·C}};$>

其中，f₀为任一所述去耦电容的谐振频率，ESL为任一所述去耦电容的等效串联电感，C为任一所述去耦电容的电容值。

进一步地，所述确定至少一个去耦电容，包括：

确定所述待去耦电路的待去耦频率段；

获取允许的电压波动变化量和所述待去耦电路的最大瞬态电流变化量；

根据所述允许的电压波动变化量、所述最大瞬态电流变化量和公式二，确定目标阻抗，其中，所述公式二为：

其中，X_max为所述目标阻抗，V_d为所述允许的电压波动变化量；I_max为所述最大瞬态电流变化量；

根据所述待去耦频率段、所述目标阻抗和公式三，确定所述至少一个去耦电容的总电容值，其中，所述公式三为：

C₁为所述总电容值，f₁为所述待去耦频率段中的最小频率；

根据所述待去耦频率段、所述目标阻抗和公式四，确定所述至少一个去耦电容的总等效串联电感，其中，所述公式四为：

其中，L为所述至少一个去耦电容的总等效串联电感，f₂为所述待去耦频率段中的最大频率；

根据所述总电容值和所述总等效串联电感，确定所述至少一个去耦电容。

另一方面，本发明实施例提供了一种去耦电路，包括：

至少一个去耦电容以及待去耦电路；

每个所述去耦电容的接地引脚接地；

每个所述去耦电容的电源引脚与所述待去耦电路的用于连接电源的电源连接端相连。

进一步地，还包括：

当所述至少一个去耦电容的接地引脚的位置确定时，

所述至少一个去耦电容中的所有去耦电容的电源引脚均布局在远离所述待去耦电路的电源连接端的方向上。

进一步地，还包括：

当所述至少一个去耦电容的接地引脚的位置确定时，

所述至少一个去耦电容中的第奇数个去耦电容的电源引脚布局在远离所述待去耦电路的电源连接端的方向上；

所述至少一个去耦电容中的第偶数个去耦电容的电源引脚布局在靠近所述待去耦电路的电源连接端的方向上。

进一步地，所述至少一个去耦电容为相同的去耦电容；

任一去耦电容的谐振频率满足：所述待去耦电路的待去耦频率段中小于等于任一所述去耦电容的谐振频率的频率范围不超过所述待去耦频率段的预设比例。

在本发明实施例中，将至少一个去耦电容并联在待去耦电路的电源连接端和地上，当待去耦电路的瞬态电流发生变化时，去耦电容对待去耦电路放电，为待去耦电路提供电流，降低了待去耦电路的噪声电压，实现对待去耦电路进行去耦。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一实施例提供的一种电路去耦方法的流程图；

图2是本发明一实施例提供的一种第一布局方案的示意图；

图3是本发明一实施例提供的一种第二布局方案的示意图；

图4是本发明一实施例提供的一种阻抗曲线的示意图；

图5是本发明一实施例提供的另一种电路去耦方法的流程图；

图6是本发明一实施例提供的一种去耦电路的示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，本发明实施例提供了一种电路去耦方法，该方法可以包括以下步骤：

步骤101：确定至少一个去耦电容；

步骤102：将每个所述去耦电容的接地引脚接地；

步骤103：将每个所述去耦电容的电源引脚与待去耦电路的用于连接电源的电源连接端连接；

步骤104：利用所述至少一个去耦电容对所述待去耦电路进行去耦。

在本发明实施例中，将至少一个去耦电容并联在待去耦电路的电源连接端和地上，当待去耦电路的瞬态电流发生变化时，去耦电容对待去耦电路放电，为待去耦电路提供电流，降低了待去耦电路的噪声电压，实现对待去耦电路进行去耦。

为了增强去耦效果，在本发明一实施例中，在所述将每个所述去耦电容的接地引脚接地之前，还包括：

确定所述至少一个去耦电容中每个去耦电容的接地引脚的位置；

将所述至少一个去耦电容中的至少一个去耦电容的电源引脚布局在远离所述待去耦电路的电源连接端的方向上。

在本发明一实施例中，在所述将每个所述去耦电容的接地引脚接地之前，还包括：

确定所述至少一个去耦电容中每个去耦电容的接地引脚的位置；

根据每个去耦电容的接地引脚的位置，按照第一布局方案或第二布局方案布局所述至少一个去耦电容；

所述第一布局方案为：所述至少一个去耦电容中的所有去耦电容的电源引脚均布局在远离所述待去耦电路的电源连接端的方向上；

所述第二布局方案为：

所述至少一个去耦电容中的第奇数个去耦电容的电源引脚布局在远离所述待去耦电路的电源连接端的方向上；

所述至少一个去耦电容中的第偶数个去耦电容的电源引脚布局在靠近所述待去耦电路的电源连接端的方向上。

也就是说，在第二布局方案中，至少一个去耦电容中包括：

至少一个电源引脚布局在远离所述待去耦电路的电源连接端的方向上的第一去耦电容；

至少一个电源引脚布局在靠近所述待去耦电路的电源连接端的方向上的第二去耦电容；

所述第一去耦电容与所述第二去耦电容交替布局。

在本实施例中，当接地引脚的位置确定后，去耦电容的电源引脚的位置在以接地引脚为中心，两引脚的距离为半径的圆上，针对每个去耦电容，根据垂直于去耦电容的接地引脚与待去耦电路的电源连接端的连线的直径，将该圆划分为两个半圆，当电源引脚布局在靠近电源连接端的半圆上时，该电源引脚布局在靠近待去耦电路的电源连接端的方向上，当电源引脚布局在远离电源连接端的半圆上时，该电源引脚布局在远离待去耦电路的电源连接端的方向上。这时，针对每个去耦电容，可以选择靠近待去耦电路的电源连接端来布局电源引脚，还是，选择远离待去耦电路的电源连接端来布局电源引脚。具体的布局方式可以参见图2和图3。

第一布局方案的示意图，如图2所示。图中包括：U47芯片21，10个去耦电容22，U47芯片21为待去耦电路；每个去耦电容22的接地引脚221靠近U47芯片21的电源连接端211，每个去耦电容22的电源引脚222布局在远离U47芯片21的电源连接端211的方向上。

第二布局方案的示意图，如图3所示。图中包括：U47芯片21，5个第一去耦电容32和5个第二去耦电容33，U47芯片21为待去耦电路；第一去耦电容32的电源引脚321布局在远离U47芯片21的电源连接端211的方向上，第一去耦电容32的接地引脚322布局在靠近U47芯片21的电源连接端211的方向上；第二去耦电容33的电源引脚331布局在靠近U47芯片21的电源连接端211的方向上，第二去耦电容33的接地引脚332布局在远离U47芯片21的电源连接端211的方向上。

为了进一步取得更好的去耦效果，在本发明一实施例中，在所述根据每个去耦电容的接地引脚的位置，按照第一布局方案或第二布局方案布局所述至少一个去耦电容之前，还包括：

当所述至少一个去耦电容为相同的去耦电容时，

确定所述待去耦电路的待去耦频率段；

确定任一所述去耦电容的谐振频率；

所述按照第一布局方案或第二布局方案布局所述至少一个去耦电容，包括：

判断所述待去耦频率段中小于等于所述谐振频率的频率范围是否超过所述待去耦频率段的预设比例，如果是，则按照所述第二布局方案布局所述至少一个去耦电容，否则，按照所述第一布局方案布局所述至少一个去耦电容。

在本发明实施例中，第二布局方案对小于等于谐振频率的频率范围具有比第一布局方案更好的去耦效果，第一布局方案对大于谐振频率的频率范围具有比第二布局方案更好的去耦效果。在本实施例中，根据待去耦频率段与谐振频率的位置关系，选择更好的布局方案，使得去耦效果更好。

举例来说，待去耦频率段为10MHz至30MHz，谐振频率为15MHz，预设比例为50％，待去耦频率段中小于等于所述谐振频率的频率范围为10-15MHz，该频率范围的宽度是5MHz，去耦频率段的宽度为20MHz，小于待去耦频率段的50％，因此，选择第一布局方案。

在确定任一去耦电容的谐振频率时，可以通过以下两种实现方式来实现：

第一种实现方式：

所述确定任一所述去耦电容的谐振频率，包括：

确定任一所述去耦电容的阻抗曲线；

确定任一所述去耦电容的阻抗曲线上的最小阻抗对应的频率，将所述最小阻抗对应的频率作为所述谐振频率。

在本实施例中，在阻抗曲线上的最小阻抗对应的频率为谐振频率，如图4所示，一种阻抗曲线的示意图。在图中，纵轴为阻抗，横轴为频率。图中的最低点为谐振点，谐振点的频率为谐振频率，也就是说，当频率为谐振频率时，去耦电容的阻抗最小，去耦效果也最好。由于去耦电容在安装到电路板上时，电路板上的焊盘、过孔、去耦电容的引线等都有寄生阻抗，因此这里的阻抗曲线可以是去耦电容安装到电路板上的状态下的阻抗曲线，该阻抗曲线中考虑到了焊盘、过孔、去耦电容的引线等寄生阻抗。

第二种实现方式：

获取任一所述去耦电容的等效串联电感和电容值；

根据所述等效串联电感、所述电容值和公式一，确定任一所述去耦电容的谐振频率，其中，所述公式一为：

$>f_0=\frac{1}{2\pi \sqrt{ESL·C}};$>

其中，f₀为任一所述去耦电容的谐振频率，ESL为任一所述去耦电容的等效串联电感，C为任一所述去耦电容的电容值。

在本实施例中，ESL可以是电路板上的焊盘、过孔、去耦电容的引线等寄生阻抗和去耦电容的寄生阻抗的总阻抗。通过该总阻抗计算出的谐振频率更加符合去耦电容在使用时的真实情况，进而能够取得更好的去耦效果。

另外，还可以：将所述至少一个去耦电容中的所有电容的电源引脚均布局在靠近所述待去耦电路的电源连接端的方向上。

为了取得更好的去耦效果，在本发明一实施例中，所述确定至少一个去耦电容，包括：

确定所述待去耦电路的待去耦频率段；

获取允许的电压波动变化量和所述待去耦电路的最大瞬态电流变化量；

根据所述允许的电压波动变化量、所述最大瞬态电流变化量和公式二，确定目标阻抗，其中，所述公式二为：

其中，X_max为所述目标阻抗，V_d为所述允许的电压波动变化量；I_max为所述最大瞬态电流变化量；

根据所述待去耦频率段、所述目标阻抗和公式三，确定所述至少一个去耦电容的总电容值，其中，所述公式三为：

C₁为所述总电容值，f₁为所述待去耦频率段中的最小频率；

根据所述待去耦频率段、所述目标阻抗和公式四，确定所述至少一个去耦电容的总等效串联电感，其中，所述公式四为：

其中，L为所述至少一个去耦电容的总等效串联电感，f₂为所述待去耦频率段中的最大频率；

根据所述总电容值和所述总等效串联电感，确定所述至少一个去耦电容。

在本实施例中，目标阻抗为：能满足待去耦电路的最大瞬态电流供应，且电压变化不超过最大容许波动范围的情况下，所有去耦电容的总等效阻抗的最大值。也就是说，当所有去耦电容的总等效串联电感满足公式四时，才能在待去耦频率段内满足待去耦电路的最大瞬态电流变化量和电压波动变化量的要求。

其中，V_d可以通过以下公式来确定：V_d＝V₁×α，其中，V₁为电源输出的电压，α为允许的电压波动的百分比，例如：电源输出的电压为12v，允许的电压波动的百分比为2.5％，根据该公式得到，V_d＝12v×2.5％＝0.3v。也就是说，允许的电压波动变化量为0.3v。

举例来说，确定待去耦电路的待去耦频率段为100kHz-500MHz。允许的电压波动变化量为0.3v，待去耦电路的最大瞬态电流变化量600mA。

根据公式二计算得出，目标阻抗X_max为0.5Ω，也就是说，所有去耦电容的总等效阻抗不能大于0.5Ω，如果大于0.5Ω，则不能满足电路的设计要求。在X_max为0.5Ω的情况下，根据待去耦频率段中的最小频率为100kHz，由公式三计算得出，所有去耦电容的总电容值C₁大于等于3.1831uF。根据待去耦频率段中的最大频率为500MHz，由公式四计算得出，所有去耦电容的总等效串联电感L小于等于0.16nH。根据所有去耦电容的总电容值C₁大于等于3.1831uF，以及所有去耦电容的总等效串联电感L小于等于0.16nH，可以确定出所需要的去耦电容。假设所有的去耦电容均是相同的，每个去耦电容的电容为C₀，每个去耦电容的等效串联电感为L₀，去耦电容的数量为m，那么，C₁＝mC₀≥3.1831uF，根据这两个式子，在确定C₀、L₀、m中任意一个参数后，即可以确定另外两个参数的范围，举例来说，当m为10时，L₀≤1.6nF，C₀≥0.31831uF，找到同时满足这两个不等式的电容即可。

如图5所示，本发明实施例提供了一种电路去耦方法，在本实施例中，待去耦电路为电路板上的芯片A，该方法包括：

步骤501：确定芯片A的待去耦频率段。

待去耦频率段为对待去耦电路比较重要的频率段，例如：待去耦电路的工作频率，或者，待去耦电路发出的信号的频率段，或者，待去耦电路输入的信号的频率段等。待去耦频率段可以根据待去耦电路的工作频率、发出的信号的频率、输入的信号的频率等来确定，也可以根据待去耦电路的功能来确定，也可以根据经验来确定。

举例来说，芯片A的发出的信号的频率为1000kHz，输入的信号的频率为490MHz，工作频率为200MHz，为了使得芯片A在这些频率下不被干扰，需要将这些频率均包含在待去耦频率段中，因此，可以设置芯片A的待去耦频率段为100kHz-500MHz。

步骤502：获取允许的电压波动变化量和芯片A的最大瞬态电流变化量；

在设计电路时，一般会对电路中的允许的电压波动变化量进行约束，因此，允许的电压波动变化量可以从电路的相关参数中获得。对于一款芯片来说，最大瞬态电流变化量也可以检测出来。芯片在进行状态转换时，会产生瞬态电流，通过检测这些瞬态电流来确定出芯片的最大瞬态电流变化量。

步骤503：根据允许的电压波动变化量、最大瞬态电流变化量和公式二，确定芯片A对应的目标阻抗。

其中，所述公式二为：

其中，X_max为目标阻抗，V_d为允许的电压波动变化量；I_max为芯片A的最大瞬态电流变化量。

举例来说，芯片A的允许的电压波动变化量为0.3v，最大瞬态电流变化量600mA。那么，根据公式二可以计算出芯片A对应的目标阻抗为0.5Ω。

步骤504：根据待去耦频率段、目标阻抗和公式三，确定所有用于对芯片A去耦的去耦电容的总电容值。

其中，所述公式三为：

C₁为总电容值，f₁为待去耦频率段中的最小频率。

在本实施例中，通过部署与芯片A并联的至少一个去耦电容来对芯片A进行去耦。这里的C₁为与芯片A并联的所有去耦电容的总电容值。

通过上述步骤可知，f₁为100kHz，X_max为0.5Ω，根据公式三计算得出C₁大于等于3.1831uF。

步骤505：根据待去耦频率段、目标阻抗和公式四，确定所有去耦电容的总等效串联电感。

其中，所述公式四为：

其中，L为所有去耦电容的总等效串联电感，f₂为待去耦频率段中的最大频率。

这里的L为与芯片A并联的所有去耦电容的总等效串联电感。

通过上述步骤可知，f₂为500MHz，X_max为0.5Ω，根据公式四计算得出L小于等于0.16nH。

步骤506：根据总电容值和总等效串联电感，确定去耦电容。

由于去耦电容是相互并联的，假设所有的去耦电容均是相同的，每个去耦电容的电容为C₀，每个去耦电容的等效串联电感为L₀，去耦电容的数量为m，那么，C₁＝mC₀≥3.1831uF，根据这两个式子，在确定C₀、L₀、m中任意一个参数后，即可以确定另外两个参数的范围。举例来说，可以根据芯片A所在的电路板上的布局情况来确定去耦电容的数量，例如：电路板上只有一个位置用于布局去耦电容，则m为1，找到满足这两个式子的电容即可。

步骤507：确定每个去耦电容的接地引脚的位置。

去耦电容的接地引脚的位置可以根据芯片A所在的电路板的布局情况来设置。为了提高去耦效果，在可能的情况下，尽量保证去耦电容和芯片A的电源连接端的回流路径最小。

步骤508：获取去耦电容的等效串联电感和电容值。

步骤509：根据等效串联电感、电容值和公式一，确定去耦电容的谐振频率。

其中，所述公式一为：

$>f_0=\frac{1}{2\pi \sqrt{ESL·C}};$>

其中，f₀为去耦电容的谐振频率，ESL为去耦电容的等效串联电感，C为去耦电容的电容值。其中，可以通过去耦电容的器件手册获取ESL。

举例来说，假设去耦电容的ESL为0.4nH，C为0.4uF，根据公式一计算得到f₀为12.58MHz。

另外，还可以通过以下方式确定去耦电容的谐振频率：

确定去耦电容的阻抗曲线；

确定去耦电容的阻抗曲线上的最小阻抗对应的频率，将最小阻抗对应的频率作为谐振频率。

在确定阻抗曲线时，可以通过仿真的方式来确定。

步骤510：判断待去耦频率段中小于等于谐振频率的频率范围是否超过待去耦频率段的50％，如果是，则执行步骤511，否则，执行步骤512。

在该步骤中，预设比例为50％。

步骤511：按照第二布局方案布局所有去耦电容，执行步骤513。

步骤512：按照第一布局方案布局所有去耦电容，执行步骤513。

其中，第一布局方案为：所有去耦电容的电源引脚均布局在远离芯片A的电源连接端的方向上；

第二布局方案为：

所有去耦电容中包括：

至少一个电源引脚布局在远离芯片A的电源连接端的方向上的第一去耦电容；

至少一个电源引脚布局在靠近芯片A的电源连接端的方向上的第二去耦电容；

第一去耦电容与第二去耦电容交替布局。

针对第一布局方案可以参考图2，第二布局方案可以参考图3。

步骤513：将每个去耦电容的接地引脚接地。

步骤514：将每个去耦电容的电源引脚与芯片A的电源连接端连接。

步骤515：利用所有去耦电容对芯片A进行去耦。

在布局完去耦电容后，实现去耦电容的连接，得到去耦电路，通过所有去耦电容来降低芯片A的噪声电压，实现对芯片A去耦。

在选择去耦电容和对去耦电容进行布局时，还有考虑去耦电容的体积，避免去耦电容的占的空间过大，无法在电路板上布局。

去耦电容可以选择陶瓷电容器或钽电解电容器，这种电容的高频阻抗较小，能够取得更好的去耦效果。

在电路板上连接去耦电容时，应尽量缩短去耦电容的引线，因为，引线也具有寄生阻抗，会降低去耦效果，通过缩短引线的长度，可以提高去耦效果。

在本发明实施例中，去耦电容起抗干扰的作用，把前级信号携带的高频杂波滤除，去耦电容将直流电源线上的高频噪声旁路至接地电源线，从而防止噪声到达被加电的待去耦电路。

在本发明实施例中，待去耦电路可以是芯片、电源电路、一些集成电路等。

本发明实施例提供了一种去耦电路，包括：

至少一个去耦电容以及待去耦电路；

每个所述去耦电容的接地引脚接地；

每个所述去耦电容的电源引脚与所述待去耦电路的用于连接电源的电源连接端相连。

在本发明实施例中，利用所述至少一个去耦电容对所述待去耦电路进行去耦。

如图6所示，本发明实施例提供的一种去耦电路，包括：

2个去耦电容601、以及待去耦电路602；

每个去耦电容601的接地引脚接地；

每个去耦电容601的电源引脚与待去耦电路602的用于连接电源的电源连接端相连。

图6中还包括：电源603，其中，电源603一端的分别与去耦电容601的电源引脚和待去耦电路602的电源连接端相连，另一端接地。待去耦电路602的电源连接端接电源603，接地端接地。

在本发明一实施例中，当所述至少一个去耦电容的接地引脚的位置确定时，

所述至少一个去耦电容中至少有一个去耦电容的电源引脚布局在远离所述待去耦电路的电源连接端的方向上。

在本发明一实施例中，当所述至少一个去耦电容的接地引脚的位置确定时，可以通过以下两种布局方案中的任一一种来布局所有的去耦电容：

第一布局方案为：

所述至少一个去耦电容中的所有去耦电容的电源引脚均布局在远离所述待去耦电路的电源连接端的方向上。

第二布局方案为：

所述至少一个去耦电容中的第奇数个去耦电容的电源引脚布局在远离所述待去耦电路的电源连接端的方向上；

所述至少一个去耦电容中的第偶数个去耦电容的电源引脚布局在靠近所述待去耦电路的电源连接端的方向上。

上述两种布局方案可以参考图2和图3。

当所有的去耦电容为相同的去耦电容时，

当所有的去耦电容采用第一布局方案进行布局时，任一去耦电容的谐振频率满足：待去耦电路的待去耦频率段中小于等于任一所述去耦电容的谐振频率的频率范围不超过所述待去耦频率段的预设比例；

当所有的去耦电容采用第二布局方案进行布局时，任一去耦电容的谐振频率满足：待去耦电路的待去耦频率段中小于等于任一所述去耦电容的谐振频率的频率范围超过所述待去耦频率段的预设比例。

在本发明实施例中，所需要的去耦电容可以通过上述实施例中确定去耦电容的方法来确定。

在本发明一实施例中，该去耦电路中的至少一个去耦电容满足：

所述至少一个去耦电容的总电容值满足公式三，其中，所述公式三为：

C₁为所述总电容值，f₁为所述待去耦频率段中的最小频率、X_max为目标阻抗；

所述至少一个去耦电容的总等效串联电感满足公式四，其中，所述公式四为：

其中，L为所述至少一个去耦电容的总等效串联电感，f₂为所述待去耦频率段中的最大频率；

其中，目标阻抗满足公式二，所述公式二为：

其中，V_d为所述允许的电压波动变化量；I_max为所述最大瞬态电流变化量。

另外，在所述至少一个去耦电容中的至少一个去耦电容所在的并联支路上串联至少一个电阻。

具体地，可以在每个去耦电容所在的并联支路上串联至少一个电阻。

在本实施例中，当去耦电容出现故障时，通过串联的电阻可以避免所在的电路遭受过量电流的损坏。

本发明各个实施例至少具有如下有益效果：

1、在本发明实施例中，将至少一个去耦电容并联在待去耦电路的电源连接端和地上，当待去耦电路的瞬态电流发生变化时，去耦电容对待去耦电路放电，为待去耦电路提供电流，降低了待去耦电路的噪声电压，实现对待去耦电路进行去耦。

2、在本发明实施例中，第二布局方案对小于等于谐振频率的频率范围具有比第一布局方案更好的去耦效果，第一布局方案对大于谐振频率的频率范围具有比第二布局方案更好的去耦效果。根据待去耦频率段与谐振频率的位置关系，选择更好的布局方案，使得去耦效果更好。

3、在本发明实施例中，去耦电容起抗干扰的作用，把前级信号携带的高频杂波滤除，去耦电容将直流电源线上的高频噪声旁路至接地电源线，从而防止噪声到达被加电的待去耦电路。

需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个······”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同因素。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储在计算机可读取的存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质中。

最后需要说明的是：以上所述仅为本发明的较佳实施例，仅用于说明本发明的技术方案，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等，均包含在本发明的保护范围内。