位于耦合电感器之下的多相DC-DC转换器的功率级封装

摘要

一种多相DC‑DC转换器，包括：衬底，具有相对的第一侧和第二侧；多个功率级封装，附接至衬底的第一侧，每个功率级封装包括能够操作以提供多相DC‑DC转换器的输出相的有源半导体部件；以及耦合电感器，附接至衬底的第一侧并且至少部分地覆盖功率级封装中的两个或更多个，耦合电感器包括绕在相同芯上的独立绕组。耦合电感器的每个绕组将由耦合电感器至少部分覆盖的功率级封装中的一个的输出电连接至衬底上的金属迹线，使得由耦合电感器至少部分覆盖的功率级封装的输出电连接至衬底上的相同金属迹线。

说明书

技术领域

本申请涉及多相DC-DC转换器，并且更特别地涉及多相DC-DC转换器部件在电路板上的优化布置。

背景技术

多相DC-DC转换器包括数个有源和无源部件，这些部件包括功率级封装，用于调节负载(诸如处理器)的电压。每个功率级封装通过输出电感器耦合至负载。包括输出电感器的多相DC-DC转换器部件附接至印刷电路板(PCB)以及负载。该PCB具有各种电路径，用于将DC-DC转换器部件电性互连至负载，包括将该转换器的功率级封装电连接至负载。DC-DC转换器功率级封装通常在与输出电感器相同的平面内附接至PCB，这增加了PCB的大小。而且，用于PCB的常规布局设计实践使这样的多相DC-DC转换器部件布置进一步复杂化。

发明内容

根据多相DC-DC转换器的实施例，该多相DC-DC转换器包括：衬底，具有相对的第一侧和第二侧；多个功率级封装，附接至衬底的第一侧，每个功率级封装包括能够操作以提供多相DC-DC转换器的输出相的有源半导体部件；以及耦合电感器，附接至衬底的第一侧并且至少部分地覆盖功率级封装中的两个或更多个。耦合电感器的每个绕组将由耦合电感器至少部分地覆盖的功率级封装中的一个的输出电连接至衬底上的金属迹线，使得由耦合电感器至少部分地覆盖的功率级封装的输出电连接至衬底上的相同金属迹线。

通过阅读下文详细描述以及通过查看附图，本领域技术人员将认识到附加的特征和和优点。

附图说明

附图的元素相对于彼此并非必然按比例绘制。相似的参考数字表示对应的类似部分。各种说明性实施例的特征可以进行结合，除非它们彼此相排斥。附图中示出了实施例，并且在下面的说明书中对其作了详细描述。

图1A示出了根据实施例的衬底(诸如PCB)的截面的俯视平面图，多相DC-DC转换器的部件附接至该衬底。

图1B示出了具有叠加相电流的图1A衬底。

图1C示出了在多相DC-DC转换器的电感器部件附接至衬底以便至少部分地覆盖多相DC-DC转换器的功率级封装之后的图1A衬底。

图2示出了根据另一实施例的衬底(诸如PCB)的截面的俯视平面图，多相DC-DC转换器的部件附接至该衬底。

图3示出了根据另一实施例的衬底(诸如PCB)的截面的俯视平面图，多相DC-DC转换器的部件附接至该衬底。

图4示出了耦合电感器的透视图，该耦合电感器可以容纳位于该电感器之下的多相DC-DC转换器的两个功率级封装。

图5示出了根据实施例的5-绕组耦合电感器的仰视平面图，该耦合电感器可以容纳位于该电感器之下的多相DC-DC转换器的五个功率级封装。

图6示出了图5所示5-绕组耦合电感器以及多相DC-DC转换器的五个功率级封装待附接至其的衬底的布局视图。

图7示出了在5-绕组耦合电感器附接至衬底以便至少部分地覆盖多相DC-DC转换器的五个功率级封装之后的图6衬底的布局视图。

具体实施方式

根据本文所述实施例，多相DC-DC转换器的功率级封装放置在一个或多个耦合电感器之下。每个功率级封装包括有源半导体部件(诸如功率晶体管)和对应的驱动电路，驱动电路用于将相电流经由耦合电感器的绕组或经由单个电感器输送至由多相DC-DC转换器调节的负载来提供多相DC-DC转换器的输出相。每个功率级封装可以包括有源半导体部件以及对应的无源部件，这些有源半导体器件诸如为MOSFET(金属氧化物半导体场效应晶体管)、驱动器等。无源部件可以不包括在该封包中而作为独立部件来提供。在每种情况下，功率级封装至少包括向负载提供多相DC-DC转换器的输出相所需的有源半导体部件，并且在附接至电路板(诸如PCB)以形成DC-DC转换器组件时放置在转换器的耦合电感器或单个电感器之下。例如，每个功率级封装可以具有高侧晶体管和低侧晶体管，用于通过对应的耦合电感器绕组或单个电感器而耦合至负载。每个功率级封装的高侧晶体管将负载可切换地连接至多相DC-DC转换器的输入电压，并且对应的低侧晶体管在不同时期将负载可切换地接地。

图1A示出了衬底100(诸如PCB)的截面的从上向下观察的平面视图，多相DC-DC转换器的部件附接至该衬底。多相DC-DC转换器的部件包括各种电容器(VDRV、VCC、‘相(Phase)5’、‘相4’、Cboot、‘HF Cin’)以及将相电流输送至由多相DC-DC转换器调节的负载的功率级封装102、104、106、108、110。负载可以是高性能集成电路(诸如微处理器、图形处理器、网络处理器等)，或者需要电压调节的其他类型集成电路(诸如POL(负载点))。为便于说明，该负载未在图1A中示出。

功率级封装102、104、106、108中的至少一些经由附接至衬底100的耦合电感器的绕组将相电流输送至负载。可选地，功率级封装110中的至少一个可以经由附接至衬底100的单个电感器将相电流输送至负载。可替换地，仅使用耦合电感器。图1A示出了电感器附接之前的衬底100。

图1A示出了五种功率级封装102、104、106、108、110，功率级封装110中的一个在轻负载操作过程中(即，在负载电流需求低时)是有源的。通常，多相DC-DC转换器具有附接至衬底100的至少两个功率级封装。每个功率级封装102、104、106、108、110包括有源半导体部件(诸如功率晶体管)以及用于提供多相DC-DC转换器的输出相的对应驱动电路。每个功率级封装102、104、106、108、110的部件可以单片集成在相同的半导体晶片中或封装为多芯片模块。功率级封装102、104、106、108、110的输出(VSW)是电绝缘的，但其通过电感器绕组连接至相同的输出金属迹线VOUT 112。

图1B示出了具有叠加相电流的图1衬底100。每个功率级封装102、104、106、108、110的输出(VSW)电连接至衬底100的独立金属迹线114、116、118、120、122。由于衬底上相邻的功率级封装102、104、106、108、110的转过180度的定向，对应的相电流沿着由图1B中箭头指示的方向流入相应的金属迹线114、116、118、120、122。这样，每个功率级封装102、104、106、108、110的具有输入/输出(I/O)引脚或端子124的一侧背离相邻的功率级封装102、104、106、108、110的相同侧。每个相电流流入耦合电感器或单个电感器的绕组的一个端子，并从与衬底100的共用金属(输出)迹线112连接的相对端子流出，以产生多相DC-DC转换器的输出(Vout)。衬底100包括金属焊盘或台(landings)126，这些金属焊盘或台位于衬底100的与功率级封装102、104、106、108、110相同的侧上，用于附接多相DC-DC转换器的电感器部件。

图1C示出了在多相DC-DC转换器的输出电感器部件128、130、132附接至衬底100之后的图1A衬底100。根据该实施例，第一耦合电感器128附接至衬底100的与第一和第二功率级封装102、104相同的侧，并且至少部分地覆盖这两个功率级封装102、104。这意味着，第一耦合电感器128与第一和第二功率级封装102、104具有重叠的覆盖区，使得当第一耦合电感器128安装或焊接至衬底100时第一耦合电感器128提供了充分的空隙，使得第一和第二功率级封装102、104位于第一耦合电感器128的下方并且完全或部分地被第一耦合电感器覆盖。第一耦合电感器128包括绕在相同芯138上的两个独立绕组134、136。每个绕组134、136具有附接至位于衬底100上的对应金属焊盘/台126的端子对140、142。第一耦合电感器128的绕组134、136，芯138以及端子对140、142在图1C中观察不到，并且因此以虚线方框示出。

第一功率级封装102设置在第一绕组134的端子140之间的间隙中，并且第二功率级封装104设置在第二绕组136的端子142之间的间隙中。第一绕组134将第一功率级封装102的输出电连接至衬底100的共用金属输出迹线112。第二绕组136类似地将第二功率级封装104的输出电连接至衬底100的共用金属输出迹线112。由于第一和第二功率级封装102、104的转过180度的定向，相电流沿着与图1B所示的对应箭头指示的相反方向在第一耦合电感器128中流动。

根据该实施例，第二耦合电感器130附接至衬底100的与第三和第四功率级封装106、108相同的侧并且至少部分地覆盖这两个功率级封装106、108。第二耦合电感器130包括绕在相同芯148上的两个独立绕组144、146。第二耦合电感器130的每个绕组144、146具有附接至位于衬底100上的对应金属焊盘/台126的端子对150、152。绕组144、146，芯148以及端子对150、152在图1C中观察不到，并且因此以虚线方框示出。

第三功率级封装106设置在第二耦合电感器130的第一绕组144的端子150之间的间隙中，并且第四功率级封装108设置在第二耦合电感器130的第二绕组146的端子152之间的间隙中。第二耦合电感器130的第一绕组144将第三功率级封装106的输出电连接至衬底100的共用金属输出迹线112。第二耦合电感器130的第二绕组146类似地将第四功率级封装108的输出电连接至衬底100的共用金属输出迹线112。由于第三和第四功率级封装106、108的转过180度的定向，相电流沿着与图1B所示的对应箭头指示的相反方向在第二耦合电感器130中流动。

第五功率级封装110由单个电感器132至少部分地覆盖，该单个电感器附接至衬底的与第五功率级封装110相同的侧。单个电感器132的端子154附接至衬底上的对应金属焊盘/台126。单个电感器132的绕组156、芯158和端子154在图1C中观察不到，并且因此以虚线方框示出。第五功率级封装110在轻负载操作过程中可以是有源的。在一个实施例中，相比于耦合电感器128、130的每个独立绕组134、136、144、146，单个电感器132具有更高的开路电感，以确保轻负载操作过程中的更高效率。

根据图1C所示实施例，至少部分地由耦合电感器128、130覆盖的每个功率级封装102、104、106、108沿着耦合电感器128、130的第一半部具有这样的定向，该定向从至少部分地由耦合电感器128、130覆盖的每个功率级封装102、104、106、108沿着耦合电感器128、130的第二半部的定向转过180度。这样，这些功率级封装102、104、106、108中每个的一侧具有输入/输出(I/O)引脚或端子124，这些引脚或端子背离至少部分地被相同耦合电感器128、130覆盖的相邻的功率级封装102、104、106、108的相同侧。

如果功率级封装102、104、106、108的这些相对侧没有完全被对应耦合电感器128、130覆盖(如图1C所示)，则设置在耦合电感器128、130之下的每个功率级封装102、104、106、108的一个或多个端子124仍然不被耦合电感器128、130覆盖。另外地或可替换地，单个电感器132未被设置在单个电感器132之下的第五功率级封装110完全覆盖，使得第五功率级封装110的一个或多个端子124未被单个电感器132覆盖。多相DC-DC转换器的功率级封装102、104、106、108、110和电感器部件128、130、132的这种布置允许在焊接回流之后对功率级封装102、104、106、108、110的引脚/端子124中的至少一些进行视觉检视。

此外根据图1A至图1C所示实施例，衬底100的共用金属输出迹线112在每个耦合电感器128、132之下从耦合电感器128、130的第一边缘面160延伸至耦合电感器128、130的与第一边缘面160相对的第二边缘面162。而且，设置在耦合电感器128、130之下的每个功率级封装102、104、106、108相比于设置在耦合电感器128、130之下的另一功率级封装102、104、106、108而言至少部分地由耦合电感器128、130的不同半部覆盖。

图1C所示的三个独立电感器部件128、130、132可以合并成两个电感器部件或单个电感器部件。

图2示出了多相DC-DC转换器的另一实施例，其中4-绕组耦合电感器200替换了图1C所示的第一和第二耦合电感器128、130。根据该实施例，4-绕组耦合电感器200具有绕在相同芯210上的四个独立绕组(电感器)202、204、206、208。每个绕组202、204、206、208具有附接至位于衬底100上的对应金属焊盘/台126的端子对212、214、216、218。4-绕组耦合电感器200的绕组202、204、206、208、芯210以及端子212、214、216、218在图2中观察不到，并且因此以虚线方框示出。根据该实施例，第一至第四功率级封装102、104、106、108至少部分地由4-绕组耦合电感器200覆盖。

图3示出了多相DC-DC转换器的另一实施例，其中5-绕组耦合电感器300替换了图1C所示的第一和第二耦合电感器128、130以及单个电感器132。根据该实施例，5-绕组耦合电感器300具有绕在相同芯312上的五个独立绕组(电感器)302、304、306、308、310。每个绕组302、304、306、308、310具有附接至位于衬底100上的对应金属焊盘/台126的端子对314、316、318、320、322。五-绕组耦合电感器300的绕组302、304、306、308、310、芯312以及端子314、316、318、320、322在图3中观察不到，并且因此以虚线方框示出。根据该实施例，多相DC-DC转换器的所有功率级封装102、104、106、108、110至少部分地由5-绕组耦合电感器300覆盖。

图4示出了2-绕组耦合电感器400的实施例。该2-绕组耦合电感器400包括绕两个绕组(观察不到)，这两个绕组绕在相同的芯(也观察不到)上。每个绕组具有端子对402、404。多相DC-DC转换器的两个功率级封装可以定位在2-绕组耦合电感器400之下。例如，第一功率级封装可以定位在第一端子对402之间的间隙406中，并且第二功率级封装可以定位在第二端子对404之间的间隙408中。为便于说明，功率级封装未在图4中示出。

通常，多相DC-DC转换器的至少两个功率级封装设置在相同的耦合电感器之下。例如，多相DC-DC转换器的两个、三个、四个、五个或六个功率级封装可以设置在相同的耦合电感器之下。耦合电感器包括用于每个功率级封装的独立绕组，并且这些绕组绕在相同的芯上。绕组将功率级封装的相应输出电连接至衬底上的相同金属迹线。

不同于单个电感器，耦合电感器具有绕在相同芯上的至少两个独立绕组(电感器)，这能够使多相DC-DC转换器具有更高效且减少的覆盖区设计。耦合电感器可以完全或部分地覆盖设置在该耦合电感器之下的每个功率级封装。功率级封装可以是表面安装器件(SMD)，并且耦合电感器的尺寸允许功率级封装装配在耦合电感器之下(例如，装配在绕组端子之间的间隙中)，同时还允许功率级封装周围有足够的空气流动。接下来描述的是耦合电感器的附加实施例，其可以容纳如上所述的多相DC-DC转换器的两个或更多个功率级封装。

图5示出了5-绕组耦合电感器500的仰视平面图。在图5中可见的5-绕组耦合电感器的侧部为面向耦合电感器500待附接至其的衬底的侧部。5-绕组耦合电感器500包括用于电感器的每个绕组的端子对1/2、3/4、5/6、7/8、9/10。耦合电感器500的绕组和芯在图5中观察不到。根据该实施例，端子对1/2、3/4、5/6、7/8、9/10均未设置在这样的5-绕组耦合电感器500的第一半部502上，该第一半部将面向耦合电感器500待附接至其的衬底。

图6示出了诸如PCB的衬底504，5-绕组耦合电感器500待附接至该衬底。多相DC-DC转换器的五个功率级封装506附接至衬底504的相同侧，5-绕组耦合电感器500待附接至该衬底。衬底504包括金属迹线508，其用于提供与功率级封装506的输入(Vin)及输出(Vout)电连接，以及与5-绕组耦合电感器500的端子对1/2、3/4、5/6、7/8、9/10的电连接。还示出了用于功率级封装506的输入及输出电容器510、512。5-绕组耦合电感器500的覆盖区在图6中示出为虚线方框。

图7示出了在5-绕组耦合电感器500附接至衬底504的与功率级封装506相同的侧之后的衬底504。每个功率级封装506至少部分地由5-绕组耦合电感器500覆盖。而且，每个功率级封装506设置在耦合电感器500的的第一半部502(即，未设置端子对1/2、3/4、5/6、7/8、9/10的半部502)之下。功率级封装506的至少一侧514从5-绕组耦合电感器500之下延伸出去，并且因此对于在焊接回流之后的检视是可见的。耦合电感器500可以具有绕在相同芯上的多于5个或少于5个的绕组(电感器)，这取决于转换器的相数以及涉及到的各种衬底设计和布局考虑。其他的绕组端子配置也是可能的。例如，功率级封装506可以在耦合电感器之下定位在如图1-3所示的绕组端子之间的间隙中。

诸如“之下(under)”、“下面(below)”、“下(lower)”、“之上(over)”、“上(upper)”等空间相对术语是为描述方便起见而用于解释一个元件相对于另一个元件的定位。这些术语旨在涵盖除图中所示那些不同定向以外的器件的不同定向。另外，诸如“第一(first)”、“第二(second)”等术语也用于描述各种元件、区域、区段等，并且也并非旨在是限制性的。相似的术语在整个说明书中指代相似的元素。

如本文所使用的，“具有(having)”、“含有(containing)”、“包括(including)”、“包含(comprising)”等术语为开放式术语，其表明所陈述的元件或特征的存在，但并不排除额外的元素或特征。冠词“一(a)”、“一(an)”和“该(the)”旨在包括复数以及单数，除非上下文另有明确指示。

考虑到变型和应用的上述范围，应当理解的是，本发明并不受前述描述的限制，也不受附图限制。相反，本发明仅由所附权利要求及其法律等同条款限制。