使用肋形波导的电光调制器

摘要

一种光调制器可包括下波导、上波导以及设置在这两者之间的电介质层。当在下波导和上波导之间产生电压电势时，这些层形成了硅‑绝缘体‑硅电容(也被称为SISCAP)导，该硅‑绝缘体‑硅电容导提供了对穿过调制器的光信号的高效、高速光学调制。在一个实施例中，至少一个波导包括各自在电荷调制区处对齐的脊部，脊部有助于将光学模式横向地(例如，在宽度方向上)限制在光学调制器中。在另一实施例中，脊部可在上波导和下波导二者上成形。这些脊部可在垂直方向(例如，厚度方向)上对齐以使脊部重叠，这样可通过将光学模式在电荷调制区中居中进一步提高光学效率。

说明书

技术领域

在本公开中提出的实施例总体涉及光调制，更具体地，涉及硅基电光调制器。

背景技术

许多电光设备利用自由载流子色散效应来改变折射率的实部和虚部。这是因为非应变纯晶体硅不呈现线性电光(普克耳斯)效应，并且折射率由于弗朗兹-凯尔迪什效应和克尔效应的变化是非常弱的。在光学设备(例如，马赫-曾德调制器、基于全内反射(TIR)的结构、交叉开关、Y型开关、环形谐振器和法布里-珀罗谐振器)的特定区域内的相位调制可被用于调制输出强度。

在电光设备中的自由载流子浓度可以通过载流子的注入、积累、耗尽或反转而变化。迄今为止研究的大多数这种装置呈现一些共同的特点：为了获得显著的调制深度，需要长的互作用长度(例如，5-10毫米(mm))并且注入电流密度高于1千安/立方厘米(kA/cm³)。为了实现用于制造低成本的紧凑型设备设置的高集成化和小型化，长的互作用长度是不被期望的。高电流密度可能会加热结构而引起不被期望的热光效应，且确实会引起和与自由载流子的运动相关联的对实际折射率改变的影响相反的影响，从而降低了电光设备的有效性。

发明内容

为了使本公开的上述特征可以以详细的方式被理解，以上简要总结的本公开，可以参照实施例被更具体的描述，其中一些实施例在附图中示出。应注意的是，附图虽然仅示出本公开的典型实施例，但不应被认为是限制本公开的范围，因为本公开可允许其它等效的实施例。

附图说明

图1根据本文公开的一个实施例示出绝缘体上硅(SOI)设备；

图2A-2B根据本文公开的实施例示出对齐的调制器的剖视图；

图3A-3B根据本文公开的实施例示出带有对齐的脊的调制器的顶视图；

图4A-4E根据本文公开的实施例示出用于制造对齐的调制器的流程；

图5A-5B根据本文公开的一个实施例示出具有肋形波导的对齐的调制器的剖视图；

图6A-6B根据本文公开的一个实施例示出具有无脊上波导的对齐的调制器的剖视图；

图7根据本文公开的一个实施例示出具有带由不同的材料制成的脊的上波导的对齐的型调制器的剖视图；

图8A-8C根据本文公开的实施例示出具有氮化物封盖层的对齐的调制器的剖视图；

图9A-9D根据本文公开的一个实施例示出用于制造在上波导上具有封盖的调制器的流程；

图10根据本文公开的一个实施例示出具有U形上波导的调制器的横截面图；

图11A-11C根据本文公开的实施例示出制造具有U形上波导的调制器的流程；

图12根据本文公开的一个实施例示出具有U形上波导和带有封盖的下波导的调制器的剖视图；

图13根据本文公开的一个实施例示出马赫-曾德干涉仪(MZI)；以及

图14A-14E根据本文公开的一个实施例示出使用局部氧化工艺制造调制器的流程。

为了便于理解，相同的标号已被使用，在可能情况下，以指定各图中公共的相同的元件。可以设想的是，在一个实施方案中所公开的元件可以有利地用于未被具体叙述的其它实施例中。

具体实施方式

概述

本公开呈现的一个实施例是光学设备，该设备包括布置在电介质基层上的第一硅波导，其中第一硅波导包括在光路径方向延伸的第一脊。该光设备包括具有下表面的电介质层，该电介质层被布置在第一脊的上表面上；以及第二硅波导，该第二硅波导被布置在与电介质层的下表面相对的电介质层的上表面上。第二硅波导包括在所述光路径方向延伸的第二脊且该第二脊与电介质层和第一脊二者重叠。此外，第一硅波导被掺杂第一导电类型以及第二硅波导掺杂不同的第二导电类型。该光学设备还包括被耦合到第一硅波导的第一电接触和被耦合到第二硅波导的第二电接触。

本文所述的另一实施例包括用于成形光学设备的方法。该方法包括在电介质基层上成形第一硅波导，其中第一硅波导包括在光路径方向延伸的第一脊。该方法包括在第一脊上成形电介质层并成形设置在与电介质层的接触第一脊的下表面相对的电介质层的上表面上的第二硅波导。第二硅波导包括在所述光路径方向延伸的第二脊，其中该第二脊与电介质层和第一脊二者重叠。此外，第一硅波导被掺杂第一导电类型以及第二硅波导掺杂不同的第二导电类型。该方法包括将第一电接触耦合到第一硅波导以及将第二电接触耦合到第二硅波导。

示例实施例

光学调制器可包括下波导、上波导以及在这二者之间布置的电介质层。当在下波导和上波导之间产生电压电势时，这些层形成了硅-绝缘体-硅电容(也被称为SISCAP)导，该硅-绝缘体-硅电容导提供了对穿过调制器的光信号的有效、高速光学调制。在一个实施例中，至少一个波导包括各自在电荷调制区处对齐的脊部(被称为脊或肋形波导)。该脊部有助于将光学模式横向地(例如，在宽度方向上)限制在光学调制器中，这样该光学模式更多的光可在电荷调制区内传递，从而提高了调制器的效率。

在另一实施例中，脊部可在上波导和下波导二者上成形。这些脊部可在垂直方向(例如，厚度方向)上对齐以使脊部重叠。如果光信号的最大强度大约是在光学模式的中部，则通过使用两个对齐的脊部将光学模式居中在电荷调制区的中间，这可使光信号的最大强度落入电荷调制区内。

图1根据本文公开的一个实施例示出绝缘体上硅(SOI)设备100。SOI设备100包括表面层105、掩埋绝缘层110(也被称为掩埋氧化物(BOX)层)以及半导体基层115。虽然本文的实施例将表面层105和半导体基层115被称为硅，但本公开并不限于此。例如，其他半导体或透光材料可被使用于形成在此示出的结构100。此外，表面层105和基层115可由相同的材料制成，但在其他实施例中，这些层105、115可由不同的材料制成。

表面层105的厚度范围可为低至小于100纳米高至大于1微米。更具体地，表面层105的厚度可在100-300纳米之间。绝缘层110的厚度可根据所需的应用而变化。绝缘层110的厚度可直接依赖于被耦合到所述SOI器件100的模式的尺寸与所期望的效率。同样地，绝缘层110的厚度范围可为低至小于1微米高至数十微米。基层115的厚度可根据SOI器件100的具体应用而在较大厚度范围内变化。例如，基层115可以是典型的半导体晶片的厚度(例如，100-700微米)或者基层可被削薄并被安装在其他基层上。

对于光学应用，硅表面层105和绝缘层110(例如，二氧化硅、氮化硅以及类似物)可提供成鲜明对比的折射率，它们将光信号竖直地限制在表面层105中的波导中。在之后的处理步骤中，SOI器件100的表面层105可被蚀刻以形成一个或多个硅波导。由于相对于绝缘体(例如二氧化硅)来说，硅具有高折射率，所以在光信号跨越表面层105传播时，光信号主要保留在波导中。

用于改进型光学模式限制和调制效率的脊波导

图2A-2B根据本文公开的实施例示出对齐的调制器的剖视图。具体地，在图2A所示的调制器200可以是硅基电光调制器，该硅基电光调制器包括掺杂第一导电类型(例如，N型)的下硅波导205，掺杂不同的第二导电类型(例如，P型)的上硅波导215，其中下硅波导205由栅极电介质层210与上硅波导215隔开。下波导205、栅极电介质层210和上波导215形成硅-绝缘体-硅电容(也被称为SISCAP)导，该硅-绝缘体-硅电容导提供了对穿过调制器200的光信号的有效、高速光学调制。具体地，图2A-2B是SISCAP结构的剖视图，其中光信号在进入纸面或移出纸面的方向上传播。图2A示出由绝缘层110和围绕波导205和215的电介质材料230(例如，二氧化硅或氮化硅)对信号的光学模式的纵向和横向限制。此外，波导205和215的厚度和宽度可以以辅助光学模式的限制来选择。

栅极电介质层210建立由虚线框示出的电荷调制区或电荷累积区，其中自由载流子(例如，电子和空穴)流进与流出p型掺杂和n型掺杂的波导205和215。这样做创建了有源区(被定义为W_有源)，在其中与调制器200相关联的切换功能(例如，高于1Gb/s的切换速度)可由栅极电介质层210两端的电压电势控制。在一个实施例中，该电压电势被用于改变传播通过如马赫-曾德干涉仪(MZI)中的调制器的光信号的相位。然而，本文所述的调制器也可被使用在其他类型的设备中，如环谐振器、法布里-珀罗腔等。

栅极电介质层210可被称为“栅极电介质”或“栅极氧化物”，其中将被理解的是，氧化物仅为可被使用于调制器设备中的电介质的示例性形式。栅极电介质层210可包括任何允许进行自由载流子的快速充电/放电(例如，使得切换速度大于或等于1Gb/s)的材料。合适的材料的非限制性列表包括氧化铪、氧氮化物、氧化铋、氮化硅、氧化硅以及这些材料的组合。此外，使用高K电介质材料作为栅极电介质比使用具有较低电介质常数的电介质(假定相同的厚度和电压电势)提供了更高的电容和更大的电荷密度。例如，氧化铪和氮化硅(高K电介质)具有比二氧化硅更高的电介质常数，因此，相对于使用二氧化硅，跨越栅极电介质层具有更大的电荷密度。使用较高的电压可提高调制效率，即，光信号相对所施加的电压被相移的量。

虽然本文所描述的附图示出栅极电介质层210放置在相反掺杂的波导之间，但这并不必须。针对本文描述的所有实施例，在栅极电介质层210被省略且两个波导直接接触以形成PN结的情况中，调制器仍可执行光学调制。在此示例中，该PN结建立电荷调制区，在其中自由载流子流入和流出波导。但包括栅极电介质层210可提高光学调制的效率。

如图所示，下波导205为N型掺杂，而上波导215为P型掺杂。但是，对于所有掺杂类型被指定的实施例，掺杂类型可以颠倒，例如，下波导205可以是P型掺杂，而上波导215是N型。此外，作为用于调制器200的电容结构的电极的波导205和215可以是基于硅的。例如，波导205、215的材料可包括应变硅、Si_xGe_1-X、基本单晶硅(即，晶体硅)、多晶硅及他们的组合。在一个实施例中，由于后面将要讨论的工艺的限制，下波导205可包括晶体硅，而上波导215可以是多晶硅。然而，在其他实施例中，波导205和215二者都可以由晶体硅或多晶硅制成。

波导205和215的宽度可以以保持电接触225和通孔220在光学模式(optical mode)之外来选择，该电接触可以是金属的或由硅化物构成的。由于导电材料对光学调制具有有害影响，波导205可被设计为使得任何导电接触充分地置于光学模式的边界之外。此外，如图2A所示，波导205、215的接近接触225的部分比波导205、215的发生光学调制的部分被更重地掺杂。这样做可提高硅基波导205、215和接触225之间的电连接，从而降低与调制器200相关联的电阻和RC常数。将波导的接近连接至外部电压源的电连接的部分重掺杂可被应用到本文所述的任何实施例。此外，在波导205、215中掺杂剂的浓度可随着掺杂剂距光学模式的距离增加而增加。由于掺杂剂可对光学调制具有有害影响，波导205、215中存在光学模式的位置处的掺杂剂浓度可被轻掺杂。随着掺杂剂距光学模式的距离增加，掺杂剂浓度可以以逐步或连续的方式增加。这样做提高了波导205和215的导电性并且减轻了掺杂剂对光信号的负面影响。此外，在一个实施例中，电接触225被省略，并且通孔220直接接触波导205、215的重掺杂部分。

在一个实施例中，有源区的宽度(即，栅极电介质层210的宽度)小于1微米，并且更具体地，小于半微米。波导205和215(不包括脊部240A和240B)的厚度范围可以在50-200纳米之间。在一个实施例中，为了将光学模式中光的最大强度居中在电荷调制区中，波导205和215的各自的厚度是相同的。栅极电介质层210的厚度范围可为20纳米至1或2纳米。

每个波导205、215包括各自在电荷调制区处对齐的脊部240(被称为脊或肋形波导)。除了脊部被对齐，脊部也可被置于各自波导205、215的中间，尽管这不是必须的。脊部240A-B有助于将光学模式横向地(例如，在宽度方向上)限制在调制器200中。如图所示，下脊部240A在两侧被电介质材料230包围，由于与电介质230和波导205的材料相关联的不同折射率，下脊部将光学模式限制为靠近电荷调制区。在脊部240A被省略并且下波导205的底部直接接触栅极电介质层210的情况中，相比图2A中所示出，光学模式可在下波导205内更加横向地伸开。这样，光学模式中更多的光不会在电荷调制区内，从而降低了调制器200的效率。在一个实施例中，脊部240的厚度大约是波导205和215的底部的厚度的40-60％。另外，脊部240的实际厚度值可相对于掺杂水平和P+/N+接触区距波导205和215的与栅极层210重叠的部分的距离、由在横向尺寸(即，宽度尺寸)上所期望的对光学模式的限制来确定。

此外，相对于仅使用脊部240A，将脊部240B添加至上波导240B也可提高调制器200的效率。在所示的SISCAP设计中，光信号的最大强度大约是在光学模式的中间。在没有上脊部240B的情况下，光学模式的中心可在栅极电介质层210下方。假设脊部240A-B的厚度是相同的，在调制器200中，光学模式的中心靠近或接近栅极电介质层210。其结果是光信号的最大强度落入电荷调制区内。换言之，尽管脊部240B的添加可能会降低光学模式的垂直限制，但是脊部240B对齐光学模式使得光信号的最大强度在电荷调制区内，从而提高了效率。

在图2B中，等效电路被覆盖到带有如上所讨论的对齐的脊部的调制器250上。如图所示，下波导215的左右两侧上的两个电接触225以相同电压V_P被驱动，而下波导215的左右两侧上的两个电接触225以相同电压V_N被驱动。因为上波导215中的电阻R_P1和R_P2和下波导205中的电阻R_N1和R_N2以各自相同的电压被驱动，这些电阻是并联的从而使这些电阻减半并且减小调制器250的RC常数。例如，调制器250可与另一SISCAP设计比较，在这一SISCAP设计中，取代将上下波导居中，波导的各自的端部重叠以形成电荷调制区(例如，上波导的最右端重叠下波导的最左端)，而另一端被用作电接触来连接电压V_P和V_N以控制光学调制(例如，上波导的最左端连接到V_P并且下波导的最右端连接到V_N)。在本示例SISCAP结构中，每个波导仅有一个电连接，而图2B中的调制器250具有两个连接到相同电压的电连接。

假设在调制器250中的波导与在那种波导的端部重叠的调制器中的波导具有相同的宽度，在调制器250中的连接至电容C_栅极的电连接之间的电阻仅为相对于那种波导的端部重叠的调制器的一半长。此外，因为电阻R_P1/R_P2和R_N1/R_N2是并联的(假设波导的两个电接触上的电压是相同的)，这也使电连接和形成电容C_栅极的栅极电介质层210之间的电阻减半。这样，调制器250在电连接和栅极电介质层210之间的电阻可以是那种波导的端部重叠的调制器的相应的电阻的四分之一。其可能的结果是调制器250的总RC常数的减小，这样相对于那种波导的端部重叠的调制器可增加调制器250的调制带宽。

此外，为了清楚起见，在图中示出的某些调制器不显示P和N掺杂方案以及用于将波导连接至调制电压的导电接触和/或通孔。例如，在图2A中所示的用于波导的掺杂方案和电连接可被应用到图4E、5A-5B、6A-6B、7、8A-8C、9A-9D、10、11C和12中任意的调制器。

图3A-3B根据本文公开的实施例示出在图2A-2B中所示的调制器的顶视图。在图3A中，仅上波导215的顶表面和下波导205的顶表面不被上波导215挡住的部分被示出。为了清楚起见，任何通孔或电介质材料从这些视图中被省略。顶表面包括多个电接触225。在一个实施例中，上波导215上的所有电接触225和下波导215上的所有电接触225都分别使用相同的电压被驱动，例如，V_P和V_N。变化的电压引起在有源区域中的电压差，电压差改变在电荷调制区中的自由载流子并改变沿着调制器300的长度传播的光信号的相位。在图3A中，下波导205的宽度比上波导215的宽度大，以便提供供通孔延伸(例如从调制器的上表面延伸至电接触225)的空间。

在图3B中示出的调制器350中，波导上的电接触225被交错，这可降低调制器的总宽度。这里，调制器350的第一行360被用于把上波导215上的接触225连接至驱动电压V_P的电压源。相反地，调制器350的第二行370被用于把下波导205上的接触225连接至驱动电压V_N的电压源。以这种方式，调制器的每一行可在被用于连接至下波导205和上波导215的电接触225之间进行切换。调制器300和350的长度范围可为50微米至1000微米。在一个实施例中，对于由大约+/-1V电压驱动的调制器300和350，长度可以在250-450微米之间。

图3A的调制器300提供了比在图3B中的调制器350更低的串联电阻，但是下波导205和上波导215之间其中下波导205延伸得超出上波导215的宽度的区域中存在有寄生电容。然而，在图3B中的调制器350的设计减小了在该区域中的寄生电容。此外，根据空间限制，两个调制器300、350中的一者可以是优选的。例如，如果光学系统中的空间在宽度方向上是有限的，则调制器350可较调制器300是优选的。如果调制器的长度是重要的设计特征，则调制器300可较调制器350是优选的。

尽管调制器300和350关于图2A和2B被具体地讨论，这些顶视图也可以是本文所述的其它调制器的顶视图。例如，在图4E、5A-5B、6A-6B、7、8A-8C、9A-9D、10、11C和12中所描述的调制器可被设计为具有如图3A和3B中所示的顶视图。

图4A-4E根据本文公开的实施例示出用于制造具有所对齐的脊的调制器的流程。在图4A中，下波导205在绝缘层110上被成形。为了实现该目标，图1中所示的SOI结构100的硅层105可在一个或多个步骤中被图案化并被蚀刻以形成脊部240A。如果硅表面层105是结晶的，则所得的下波导205也由单结晶硅构成，但是，这并不是必须的。此外，无论在下波导205成形之前或之后，硅都可被掺杂。掺杂可以贯穿整个波导205均匀的进行或可以在不同的部分发生变化。例如，如在调制器200中所示，波导205的最右端和最左端被相对重地N型掺杂，而中间部分则相对轻地被掺杂。

在图4B中，栅极电介质层210被沉积在下波导205上。这可通过沉积保形电介质层(conformal dielectric layer)到波导205上并且接着将不在脊部240A上的电介质材料移除来实现。可替代地，如果栅极层210由二氧化硅制成，则栅极层210可使用下硅波导205被热生长。

在图4C中，电介质材料230被沉积在调制器上。为了使栅极电介质层210的顶表面露出，该调制器可被平坦化。此外，在图4B和4C中所示的处理步骤可以颠倒，即电介质材料230在被图案化并被蚀刻之前已被沉积并被平坦化以形成用于栅极电介质材料210的腔。

虽然图4B和4C示出在沉积和平坦化电介质材料230之前成形栅极电介质层210，但在一个实施例中，栅极层210在电介质材料230已被沉积之后被成形(例如，从下波导205的硅生长或被沉积)。这可能是优选的，因为从已成形的栅极层210中移除电介质材料230可能会影响栅极层210或栅极层210和上波导215之间的接口的质量。

在图4D中，上波导215被成形在调制器上。在一个实施例中，将硅基材料(例如，多晶硅)沉积到顶表面上，其厚度比上波导215的最大厚度更厚。然后，通过使用一个或多个蚀刻步骤，硅基材料被蚀刻以成形具有脊部240B的上波导215。例如，硅基材料可首先被蚀刻以限定波导215的脊部240A表面的宽度。接着，调制器可以被图案化并被二次蚀刻以形成脊部240A的侧面。在另一个实施例中，上波导215的底部在第一步骤中被沉积并被图案化。在第二步骤中，额外的硅基材料被沉积并被蚀刻，以形成脊部240A。

上波导215也可以被掺杂为所期望的导电类型。这可能发生在当硅基材料被沉积到调制器上时(例如，硅基材料已包含了所期望的掺杂剂的浓度-原位掺杂(in-situ doping))，也可能在稍后的处理步骤中单独地进行。此外，掺杂剂浓度可在整个上波导215中是均匀的或可为如图2A中所示变化。

在图4E中，额外的电介质材料230被沉积到调制器上。金属接触和通孔虽然未示出，它们也可以被成形以使光学系统驱动各电压到波导205和215上来控制光信号的调制。

图5A-5B根据本文公开的一个实施例示出具有肋形波导的对齐的调制器的剖视图。具体地，图5A示出下波导505被成形为包括凸起端部以成形翼510A和510B的脊波导。即，与图2A中的调制器200一样，下波导505和上波导215包括在栅极电介质层210之上对齐的居中的脊。但与调制器200不同的是，下波导505包括被用于把波导505连接至金属接触和电压源(未示出)的翼510。使用翼510可能在某些制造调制器500以帮助使电接触接触至下波导505的方法中是有利的。

调制器500可通过使用在图4A-4E中示出的工序并结合在图4A中所示的步骤期间成形翼的额外工序步骤被成形。如果翼510的厚度与脊部240A是相同的，则可在相同的步骤中对硅层105进行图案化并蚀刻形成翼与脊这两个特征(feature)。但是，如果厚度不同，则可能需要两个不同的蚀刻步骤。

图5B示出在下波导505和上波导515二者上都具有翼的调制器550。即，被添加至下波导505的翼510也可被添加至上波导515的最左边和最右边部分。在上波导515上的翼510C和510D可以与波导515上的脊具有相同厚度或不同厚度。此外，相比波导的其余部分，翼510A-D可以更重地掺杂n型和p型掺杂剂。当然，在图5A中，下波导505中翼510A-B中和上波导215的最左边和最右边的部分可以相比波导材料其余部分被更重地掺杂。

图6A-6B根据本文公开的一个实施例示出具有无脊上波导的调制器的剖视图。如图6A中所示，下波导505类似于图5A中的下波导，例如，两个波导都包括居中的脊640和用于提供横向光限制的两侧的翼510。即，由于居中的脊640在两侧被电介质材料230包围，光学模式相对于那种脊640被省略的波导(例如，波导505的上表面是单一的平面)被更紧密地限制在靠近电荷调制区。然而，与调制器500不同的是，调制器600的上波导615没有与下波导505的脊640对齐的居中的脊。尽管由于光学模式可能不居中在电荷调制区内可能降低调制器600的效率，但用于制造上波导615的工序只需要单一工序步骤，而图5A中所示的上波导可能需要多个工序步骤，例如，多个蚀刻步骤。

如在图6B中示出的，调制器650包括调制器600中无翼510A和510B的下波导605。尽管存在结构上的差异，调制器650可与在图6A中的调制器600相同。此外，图6A和6B中的波导可如图5B中所示的被掺杂。

图7根据本文公开的一个实施例示出具有带有由不同的材料制成的脊740的上波导615的对齐型调制器700的剖视图。具体地，用于成形上波导615的材料与用于成形脊740的材料是不同的。例如，上波导615可以是多晶硅，而脊740是氮化物或一些不同于电介质材料230的其他电介质材料。可替代地，如果波导615由结晶硅制成，则脊740可为多晶硅。与在图6A中的调制器600相关联的光学模式相比，脊740可降低光学模式的垂直限制，但这里的光学模式可被对齐以使得光信号的最大强度在电荷调制区内，从而提高了调制器700的效率，换句话说，通过将脊740与下波导505上的脊对齐(并假设脊具有相同的厚度)，光学模式的中心可大体上在电荷调制区内。因为在本实施例中的光学模式的中心具有光信号的最大强度，调制器700的效率可相对于调制器600被提高。

图8A-8C根据本文公开的实施例示出具有氮化物封盖层的对齐的调制器的剖视图。具体地，图8A示出类似于图6A中的调制器600的调制器800，但不同的是调制器800包括覆盖上波导615和下波导505的氮化物层810。图8A示出调制器800与氮化物的层810被布置在波导505、615和电介质材料230之间的制备工艺相兼容。

图8B示出在布置在波导505、615和电介质材料230之间的氮化硅层815中成形脊820。调制器850类似于图8A的调制器800，不同的是调制器850包括脊820。与图7类似的是，脊820可协助将光学模式居中在电荷调制区中(例如，将光学模式居中为靠近栅极电介质层210)。此外，脊820的材料可以与波导615的材料不同(例如，脊820由氮化硅成形，而上波导615由多晶硅成形)。

由于所添加的氮化物层815，脊820的厚度可以比下波导505中的脊825的厚度小。在一个实施例中，氮化物层815(包括脊820)和上波导615的总厚度(示出为T_N)大约等于包含脊825的下波导505的厚度(示出为T_R)。这样做可将光学模式居中在电荷调制区内居中，如上所述。

图8C还包括氮化物封盖层810，但是这里的氮化物层810并不向下延伸至基层110。如图所示，氮化物层810顺应上波导615并在电介质材料230的上表面上延伸。这种结构可以更准确地反映用于某些集成电路处理技术的调制器的结构。同样，下述任何实施例(例如，图9B、9C、9D、11A、11B和11C)可被设置为具有如图8所示的氮化物封盖层，而不是具有顺应下波导505或向下延伸至基层110的氮化物层。此外，在一个实施例中，氮化物层810可被进一步处理以包括如图8B所示的脊820。

图9A-9D根据本文公开的一个实施例示出用于制造在上波导上具有封盖的调制器的流程。具体地，该流程开始于图9A，在此处波导505和615已经被布置且被掺杂了各自的导电类型。例如，图4A-4E中所示的相同的工序可以被用来制造图9A中所示的结构，除了包括翼510A和510B的下波导505。此外，在示出的实施例中，上波导615被图案化为所期望的宽度，使得波导1015的宽度小于波导1005的宽度，这样允许如图3A的顶视图所示的调制器中连接至上表面的电连接。可替代地，虽然未示出，上波导615和下波导505的宽度可被成形为用来提供由图3B中的顶视图所示的交错设计。

在图9B中，电介质材料230可选择性地被移除以暴露下波导505的部分。在图9C中，氮化硅915的保形层被布置到调制器上。在图9D中，氮化物层915被图案化并被蚀刻以只留下脊740在上波导615的顶表面上，以便生成图7中所示的调制器700。

可替代地，为了制造图8A中的调制器800，代替有选择地将图9D中的氮化物层910的部分移除，该工序步骤可被省略。即，氮化物层910的沉积可被控制，以便在调制器800中可以形成氮化物层810的所期望的厚度。

可替代地，为了制造图8B中的调制器850，额外的(一个或多个)工序步骤被执行，以形成与下波导505上的脊825对齐的脊820。在一个实施例中，氮化物层910可以借助在位于所期望的脊820的位置处具有开口的抗蚀剂被图案化。接着，额外的氮化硅被沉积以形成脊820并且多余的氮化硅被移除。在另一个实施例中，硅氮化物层910的厚度可等于或大于包括脊820的封盖层815的厚度。为了形成脊820，抗蚀剂的在栅极电介质层210上方的一部分被图案化，其中氮化物层910的这部分被栅极电介质层210掩盖。在随后的蚀刻步骤中，抗蚀剂下面的氮化硅不被蚀刻，而相邻的氮化物层910被蚀刻以产生图8B中所示的包括与脊825对齐的脊820的氮化物层815。

图10根据本文公开的一个实施例示出具有U形上波导1015的调制器1000的截面图。如图所示，上波导1015成形有朝栅极电介质层210的方向延伸的脊部1040。脊部1040的一个优点是，它有助于将光学模式横向限制在接近栅极电介质层210的电荷调制区附近。

图10也示出调制器1000的等效电路模型。与上面所讨论的调制器类似，调制器1000可以相比于那种上波导的一端重叠下波导的不同的第二端的调制器具有较低的RC常数。例如，通过将波导居中，电接触到电荷调制区的距离被减半(假设波导的宽度是相同的)。此外，通过将波导1015和1005的两端以相同的电压(例如，分别为V_P和V_N)驱动，电阻R_P1和R_P2并联以及R_N1和R_N2并联，这样进一步降低RC常数并可增加调制器的带宽。在一个实施例中，图5A和5B中所示的翼510可被添加至上波导1015或下波导1005或这两者。

图11A-11C根据本文公开的实施例示出制造具有U形上波导1015的调制器的流程。图11A示出了一种结构，其中下波导1005和栅极电介质层210已经被布置在绝缘层110上。此外，电介质材料230已经被沉积并且被成形为具有建立上波导的脊部朝向栅极电介质层210延伸的距离的厚度。

在图11B中，上波导1015(例如，晶体硅或多晶硅)至少沉积在电介质材料230和栅极电介质层210上。在一个或多个工序步骤中，上波导1015被图案化为所期望的宽度。例如，波导1015的宽度可小于波导1005的宽度，以允许连接至如图3A的顶视图所示的调制器中的上表面的电连接。可替代地，虽然未示出，上波导1005和下波导1015的宽度可被成形为得以提供由图3B中的顶视图所示的交错设计。

在图11C中，覆盖下波导1005的电介质材料可被至少部分地移除，以允许电接触沉积在波导1005的端部上。在随后的工序步骤中(未示出)，波导1005和1015可被连接到各自的电压源以通过如图2A中所示的导电接触和通孔来控制光学调制。

图12根据本文公开的一个实施例示出具有U形上波导1015和具有脊部1240的下波导1205的调制器1200的剖视图。调制器1200与调制器1000的不同点在于，下波导1205包括脊部1240，这进一步有助于横向地限制光学模式，如上所述。在一个实施例中，脊部1040朝向栅极电介质层210延伸的距离以及脊部1240的厚度被控制，以便限制光学模式使得光信号最大的强度的部分在电荷调制区内，例如，接近栅极电介质层210。此外，在一个实施例中，图5A和5B中所示的翼510可被添加至上波导1015或下波导1005或这两者。

图13根据本文公开的一个实施例示出马赫-曾德干涉仪(MZI)1300。具体地，图13示出MZI 1300，该MZI 1300包括接收光信号(例如，连续波)的输入1310和发送基于被用于驱动光学调制器1305的电信号调制的光信号的输出1315。输入1310包括Y形分光器，该Y形分光器将传入连续波分割到每个分支中。分光信号接着穿过以上所描述的调制器1305的电荷调制区。然后经调制的光信号在输出1315处重新组合以形成经调制的光信号。此外，在MZI 1300中所示的MZI结构可以与这里讨论的任何调制器结合使用，例如，在图2A-B、图3A-B、图5A-B、图6A-B、图7和图10中所示的调制器。

图14A-14E根据本文公开的一个实施例示出使用局部氧化工艺制造调制器的流程。如图14A中所示，掩模1400在硅表面层105的顶表面被成形。在一个实例中，掩模1400由氮化硅构成，但并不限于此。掩模1400可以是在热氧化工序期间基本上不受影响的任何材料。在一个实施例中，表面层105和绝缘层110可以是SOI结构的一部分。

在图14B中，该结构被氧化。如图所示，硅表面层105经受热氧化工序(其中，例如，可以使用硅的局部氧化(LOCOS))以成形下波导1405和二氧化硅层1420。掩模1400阻止或抑制下波导1405中底层硅材料的氧化。相反地，未被掩模1400覆盖的硅材料快速氧化以成形更厚的二氧化硅层1420。这些特征结合在下波导1405中形成脊1440。换言之，由于硅层105的只有在掩模1400下方的一小部分硅材料转化成二氧化硅，而硅材料的不在掩模1400下方的较大部分未被转化，因此脊部1440被成形。在一些实施例中，脊1440具有相比以上所示的具有更垂直的侧面(例如，更大的坡度)的脊坡度更小的两侧。尽管如此，脊1440的总厚度和宽度可以与上述的脊部的尺寸相似。

掩模1400和层1420之间成形的U形接口是作为将硅层105氧化为两层的结果：这两层为波导1405和二氧化硅层1420，在此处这些层的组合厚度小于图14A中所示的原硅层105的厚度。因为只有掩模1400下方薄的一层硅材料被氧化，该部分结构的膨胀小于未被掩模1400覆盖的那部分以形成U形接口。

图14B还包括提供更详细的查看下波导1405上的脊1440和掩模1400之间的接口的吹出框。如图所示，氧化工序的结果是在脊1440和掩模1400的下部分之间的薄的栅极电介质1410。如图所示，栅极电介质层1410连接二氧化硅层1420的最右边和最左边的部分，以成形可在同一热氧化步骤中成形的连续层。栅极电介质层1410的尺寸可类似于以上所描述的栅极电介质层的尺寸。例如，层1410的宽度可以小于1微米，厚度范围可为20纳米至2纳米。

在图14C中，掩模被移除且上波导1415被保形地沉积到层1420的上表面。波导1415可以包括应变硅、Si_xGe_1-X、基本单晶硅(即，晶体硅)、多晶硅及他们的组合。虽然未示出，电连接可被成形在上波导1405和下波导1415上以创建如上所述的接近上述栅极电介质层1410的电荷调制区。在一个实施例中，在图14A-14C中所示的工序可被用于形成一种调制器，这种调制器类似于图12中的调制器且这种调制器的上波导1415在接近栅极层1410的区域具有向下波导1405的脊1440延伸的部分。尽管在图14C中未示出，调制器可由覆盖上波导1415的顶表面和侧面的额外电介质材料填充。

在另一个实施例中，上波导1415被进一步处理以在其上表面成形有脊结构。例如，上波导1415可具有类似于图2A中的上波导205的顶表面，这种顶表面的脊240B被居中在栅极电介质层1410之上。同样地，在该示例中，上波导1415包括如图14C所示的朝栅极层1410延伸的部分以及以栅极区1410居中的脊。

图14D和14E示出对于图14C的替代的工序步骤。也就是说，代替如图14C中所示的上波导沉积，在图14D中掩模被移除且二氧化硅层1420被平坦化。在图14E中，上波导1425被成形在所平坦化表面上。对比图14C，图14E示出一种调制器，其中上波导1425不包括向下朝栅极层1410延伸的那部分。相反，波导1420的下表面是平面的。此外，波导管1425包括脊1450，该脊可由与波导1425的其余部分相同或不同的材料制成。同样地，在图14D和14E中所示的工序步骤可被用来成形图2A-2B、图7、图8B或图9D中所示的调制器。替代地，上波导1425可被成形为包括平的顶表面，即，脊1450被省略。在这种情况下，在图14D和图14E中的工序步骤可被用于成形在图6A-6B、图8A、图8C、图9A或9B中所示的调制器。

虽然未示出，在图14E中的结构可被覆盖上波导1425的顶表面和侧面的额外电介质材料填充。此外，电连接可被成形在下波导1405和上波导1425的顶表面上以生成如上所述的靠近栅极层1410的电荷调制区。

图中的流程图和框图根据各种实施例示出系统、方法和计算机程序产品的可能实施方式的架构、功能及操作。就这一点而言，流程图或框图中的每个块可表示包括用于实现指定的(一个或多个)逻辑函数的一个或多个可运行指令的代码的模块、段或部分。还应当注意的是，在一些可替代的实现方式中，在块中指出的函数可能不会按照在图中指出的顺序发生。例如，连续示出的两个块实际可上基本上同时被运行，或者这些块有时可以以相反的顺序被运行，这取决于所涉及的功能。还应当注意的是，框图和/或流程图图示的每一块以及框图和/或流程图图示的块的组合可以由执行指定功能或动作的基于硬件的专用系统或专用硬件和计算机指令的组合来实现。

鉴于上述情况，本发明的范围是由随后的权利要求来确定。