一种OTP ROM的单向比特错误纠正方法

摘要

本发明公开了一种OTP ROM的单向比特错误纠正方法，包括：将比特信息进行纠错编码并烧录至OTP ROM；在上电初始化的过程中，将OTP ROM中读取的硬比特信息，转换为软比特信息；在上电初始化过程中通过软比特解码器进行纠错解码。本发明的优点是：利用了通信芯片本身暂时闲置的解码模块，不需要额外的硬件资源，同时可以给OTP ROM提供更强的纠错能力，增强了芯片应用的稳定性，延长了芯片使用寿命，并大大降低了芯片生产中的废片率。

说明书

技术领域

本发明涉及通信芯片领域，更确切地说是一种OTP ROM的单向比特错误纠正方法。

背景技术

随着大规模集成电路技术的发展，各种功能的芯片相继出现，并在各个领域得到大量应用。OTP ROM(One Time Programmable Read-Only Memory)，作为芯片中的一种常用存储器类型，具有体积小、断电信息不丢失、成本低、可片上编程的优点。而且OTP ROM具有的一次性编程的特性，使其一般用于存储芯片中不可修改的重要数据，如芯片ID、MAC地址、RF调配信息等。这些重要数据通过物理熔断的方式烧录在OTP ROM中，连通为0，熔断为1。

但是在芯片生产或应用中，由于某些特殊环境因素造成的静电、或者芯片老化等原因，会造成OTP ROM的错误熔断发生，即0至1的单向比特错误。OTP ROM的单向比特错误极难被发现。如果不加任何纠错保护措施，这种单向比特错误会造成芯片无法工作，或工作性能下降，缩短芯片工作寿命，极大降低芯片合格率。

针对上述OTP ROM单向比特错误，传统纠错保护措施一般为简单的硬比特纠错编解码方式，纠错能力极其有限。

但是，一般通信芯片中会集成有较高级纠错能力的利用软比特信息的纠错解码器，如Viterbi解码器、Turbo解码器、LDPC解码器等。在芯片上电解析OTP ROM中内容的时候，由于尚未建立任何通信链接，这些解码器处于闲置状态。

发明内容

本发明的目的是提供一种OTP ROM的单向比特错误纠正方法，其可以对芯片中的OTP ROM的单向比特错误进行纠错操作，以避免使用中静电、老化等产生的OTP ROM的比特错误，造成芯片无法正常工作，保证芯片工作状态的稳定。

本发明采用以下技术方案：

一种OTP ROM的单向比特错误纠正方法，包括：

将比特信息进行纠错编码并烧录至OTP ROM；

在上电初始化的过程中，将OTP ROM中读取的硬比特信息，转换为软比特信息；

在上电初始化过程中通过软比特解码器进行纠错解码。

所述将需要烧录的比特信息进行纠错编码具体为：

将要进行烧录的比特信息进行相应的编码，添加冗余校验比特信息。

所述在上电初始化过程中通过软比特解码器进行纠错解码具体为：读取出的编码后的硬比特流转化为软比特流，输入相应的软比特解码器进行纠错译码，以纠正可能已经出现的若干个0到1的单向比特错误。

所述软比特译码器为Viterbi译码器、Turbo译码器或LDPC译码器中一种或其组合。

根据软比特译码器的译码方式选择对应的编码方式。

所述需要进行纠错编码的原始比特信息为全部待烧录入OTP ROM中的比特信息或易发生熔断的OTP ROM具体位置的比特信息。

本发明的优点是：利用了芯片本身暂时闲置的解码模块，不需要额外的硬件资源，同时可以给OTP ROM提供更强的纠错能力，增强了芯片应用的稳定性，延长了芯片使用寿命，并大大降低了芯片生产中的废片率。

附图说明

下面结合实施例和附图对本发明进行详细说明，其中：

图1是本发明的实施例中的OTP ROM信息结构示意图。

具体实施方式

下面结合附图进一步阐述本发明的具体实施方式：

本发明公开了一种OTP ROM的单向比特错误纠正方法，包括：

将比特信息进行纠错编码并烧录至OTP ROM；

在上电初始化的过程中，将OTP ROM中读取的硬比特信息，转换为软比特信息；

在上电初始化过程中通过软比特解码器进行纠错解码。

本发明利用软比特解码器纠正OTP ROM单向比特错误的方法，利用了芯片本身暂时闲置的解码模块，不需要额外的硬件资源，同时可以给OTP ROM提供更强的纠错能力，增强了芯片应用的稳定性，延长了芯片使用寿命，并大大降低了芯片生产中的废片率。

本发明是一种通过共用芯片上电时闲置的通信软比特纠错解码器，实现较强的对OTP ROM单向比特错误的纠错能力的方法，即在芯片OTP ROM烧录过程中，将需要烧录的原始比特信息，加上相应的纠错编码；在芯片上电初始化的过程中，将OTP ROM中读取到的硬比特信息，转换为软比特，并用在上电初始化过程中暂时处于闲置状态的软比特解码器进行纠错解码，以纠正OTP ROM中可能存在的0到1的单向比特错误。

本发明中的所述将需要烧录的比特信息进行纠错编码具体为：将要进行烧录的比特信息进行相应的编码，添加冗余校验比特信息。

本发明中的所述在上电初始化过程中通过软比特解码器进行纠错解码具体为：读取出的编码后的硬比特流转化为软比特流，输入相应的软比特解码器进行纠错译码，以纠正可能已经出现的若干个0到1的单向比特错误。

在芯片上电初始化过程中，首先读取OTP ROM中的编码后的初始化信息，将读取出的编码后的硬比特流转化为软比特流，输入相应的软比特解码器进行纠错译码，以纠正已经出现的若干个0到1的单向比特错误。

本发明中的软比特译码器为Viterbi译码器、Turbo译码器或LDPC译码器中一种或其组合，根据软比特译码器的译码方式选择对应的编码方式。

在把重要信息烧录到芯片OTP ROM的过程中，首先根据要采用的软比特译码器，选择相应的编码器，如卷积编码器、Turbo编码器、LDPC编码器等，将要进行烧录的比特信息流进行相应的编码，加上冗余校验比特信息，再烧录进芯片的OTP ROM中。

不同的编码保护方式也可以混合使用，比如根据数据的不同安全级别，将关键数据进行较为复杂的需要软比特译码器的纠错编码保护，其他较低安全等级的数据进行简单的纠错编码保护，或不使用纠错编码进行保护。

所述需要进行纠错编码的原始比特信息为全部待烧录入OTP ROM中的的比特信息或易发生熔断的OTP ROM具体位置的比特信息。

本发明的编码烧录、上电读取解码的方法，可以对全部需要烧录入OTP ROM的比特信息进行操作，也可以根据工艺情况和可能发生熔断的OTP ROM具体位置，仅将一部分可能受熔断的0到1的单向比特错误影响的信息比特进行编码再进行烧录，以及在上电时读取以后对该部分编码后的信息比特单独进行解码操作。

将上电后读取的OTP ROM中的编码后的硬比特转换为软比特的过程，可以根据需要，采取不同的转换方法。

本发明的实施例中所涉及芯片为支持802.11g的Wi-Fi芯片，其中集成有1/2，3/4，2/3，5/6速率的卷积码编码器，和相应的维特比译码器。其中维特比译码器需要4比特位长的软比特输入，即软比特数值范围为[-7,7]。该芯片需要烧录到OTP ROM的信息包括：芯片出厂ID，10byte；MAC地址，6byte；上电软件初始化信息，6byte；RF调配信息，6byte。共28byte，参见图1。

实施例1：28byte信息全部进行编码保护的场景。

选取1/2卷积码编码器，需要额外6个塞入比特，则编码后数据总量变为：(28*8+6)*2＝460比特，需要占用58byte空间。然后通过烧录器烧录入芯片的OTP ROM。

芯片上电初始化时，读出OTP ROM中的58byte的硬比特信息。软比特生成方法为：0→-7，1→1。将生成的软比特流输入维特比译码器解码，取译码器输出流的前28byte，即可得纠错后的原信息数据。

实施例2：OTP ROM尾部易被静电烧穿的场景。

本实施例芯片中OTP ROM尾部易被静电烧穿。在烧录中，上电软件初始化信息6byte中最后2byte，以及RF调配信息6byte烧录于该易损部位，则受影响的8byte需要加编码保护。

选取1/2卷积码编码器，外加额外6个塞入比特，则编码后数据总量变为：20*8+(8*8+6)*2＝300比特，需要占用38byte空间，然后通过烧录器烧录入芯片的OTP ROM。

芯片上电初始化时，读出OTP ROM中的38byte的硬比特信息，将最后18byte按照实施例一中的软比特生成策略转换为软比特。将生成的软比特流输入维特比译码器解码，取译码器输出流的前8byte，即可得纠错后的原信息数据。

实施例3：关键信息进行编码保护的场景。

烧录信息中的软件初始化信息、RF调配信息属于关键信息，若这两部分信息出现错误，芯片工作性能会出现严重下降，甚至无法正常工作。因此在有些应用考虑中，优先给这两个部分加编码保护。

选取1/2卷积码编码器，外加额外6个塞入比特，则编码后数据总量变为：16*8+(12*8+6)*2＝332比特，需要占用42byte空间。然后通过烧录器烧录入芯片的OTP ROM。

上电初始化时，读出OTP ROM中的42byte的硬比特信息，将最后26byte按照实施例1中的软比特生成方法转换为软比特。将生成的软比特流输入维特比译码器解码，取译码器输出流的前12byte，即可得纠错后的原软件初始化和RF调配信息数据。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。