摩擦电子学场效应晶体管及应用其的逻辑器件和逻辑电路

摘要

本发明提供了一种摩擦电子学场效应晶体管及应用其的逻辑器件和逻辑电路。该摩擦电子学场效应晶体管包括：晶体管基体，其包括：导电基底及依次形成于该导电基底上的绝缘层以及沟道层；漏极和源极，形成于沟道层的两侧；浮栅电极，形成于导电基底与绝缘层相对的另一面上，与导电基底欧姆接触；以及移动摩擦层，与浮栅电极相对设置。本发明中，移动摩擦层可在外力作用下与浮栅电极接触摩擦起电，在浮栅电极上产生摩擦电荷，实现两者之间的“动态交互”，替代传统场效应晶体管中的外部栅极电压，实现调控电子器件中载流子输运特性的目的，实现机械-电子的耦合。

说明书

技术领域

本发明涉及纳米及集成电路技术领域，尤其涉及一种摩擦电子学场效应晶体管及应用其的逻辑器件和逻辑电路。

背景技术

逻辑电路是一种离散信号的传递和处理，以二进制为原理，实现数字信号逻辑运算和操作的电路。逻辑电路只分高、低电平，具有抗干扰力强，精度高和保密性佳的优点，广泛应用于计算机、数字控制、通信、自动化和仪表等方面。虽然逻辑电路技术十分成熟，但现有的逻辑单元器件都是“静态”的，并几乎完全通过电信号触发或启动的，缺乏外界环境与逻辑器件的“动态”交互机制。

2014年，中国科学院北京纳米能源与系统研究所王中林院士领导的研究小组将摩擦纳米发电机(TENG)与传统场效应晶体管相结合，研制出外力触控的接触起电场效应晶体管。该器件可在外力作用下使门极材料接触起电，形成静电势作为门极信号，实现对半导体中载流子输运特性的调控。接触起电场效应晶体管作为一种基础器件，可以衍生出一系列能够实现各种功能的人机交互器件，由此首次提出了摩擦电子学(Tribotronics)这一新的研究领域。摩擦电子学耦合了摩擦起电效应和半导体特性，是摩擦纳米发电机的全新应用；同时，作为由机械输入调控载流子输运的另一种全新方式，将同压电电子学一起，为人机交互智能界面的发展提供重要基础。由于摩擦纳米发电机能够产生比压电纳米发电机更高的输出电压，及其与半导体效应的耦合，使得接触起电场效应晶体管相比压电电子学晶体管具有更宽的外力传感范围和更多的材料选择，能够广泛的应用于人机交互、传感器、微纳机电系统、纳米机器人及柔性电子学等领域。

发明内容

(一)要解决的技术问题

鉴于上述技术问题，本发明提供了一种摩擦电子学场效应晶体管及应 用其的逻辑器件和逻辑电路。

(二)技术方案

根据本发明的一个方面，提供了一种摩擦电子学场效应晶体管。该摩擦电子学场效应晶体管包括：晶体管基体、漏极4、源极5、浮栅电极6以及移动摩擦层7。晶体管基体包括：导电基底3及依次形成于该导电基底上的绝缘层2以及沟道层1。漏极4和源极5，形成于沟道层1的两侧。浮栅电极6，形成于导电基底3与绝缘层2相对的另一面上，与导电基底3欧姆接触。移动摩擦层7，与浮栅电极6相对设置，其可在外力作用下运动，与浮栅电极6产生接触摩擦或分离。其中，浮栅电极6与移动摩擦层7由位于摩擦电极序上不同位置的材料制备。

根据本发明的另一个方面，还提供了一种摩擦电子学逻辑器件，其特征在于，包括：移动支撑板；以及浮栅电极相对并隔开预设距离的晶体管A和晶体管B。该晶体管A和晶体管B为上述的摩擦电子学场效应晶体管。晶体管A和晶体管B的移动摩擦层固定于移动支撑板的正反两面，并可在该移动支撑板的带动下沿垂直于SOI硅片的方向运动，使晶体管A和晶体管B的移动摩擦层分别与相应的浮栅电极接触摩擦或分离。

根据本发明的又一个方面，还提供了一种摩擦电子学逻辑非门。该摩擦电子学逻辑非门包括：一逻辑器件，该逻辑器件为权利要求5的摩擦电子学逻辑器件，该逻辑器件中的晶体管A和晶体管B分别为第一晶体管和第二晶体管；其中，第一晶体管的漏极接地，第二晶体管的源级接电源电压V_bias，第一晶体管的源级与第二晶体管的漏极相连，接输出端V_out。

根据本发明的又一个方面，还提供了一种摩擦电子学逻辑与门。该摩擦电子学逻辑与门包括：第一逻辑器件和第二逻辑器件，该第一逻辑器件和第二逻辑器件为权利要求5的摩擦电子学逻辑器件，该第一逻辑器件中的晶体管A和晶体管B分别为第一晶体管#1和第二晶体管#2，该第二逻辑器件中的晶体管A和晶体管B分别为第三晶体管#3和第四晶体管#4，其中：第一晶体管#1的漏极连接至电源电压V_bias；第一晶体管#1的源级与第三晶体管#3的漏极相连；第二晶体管#2和第四晶体管#4的漏级与第三晶体管#3的源级相连，接输出端V_out；第二晶体管#2和第四晶体管#4的源级接地；F_A和F_B分别作用于第一逻辑器件和第二逻辑器件。

根据本发明的又一个方面，还提供了一种摩擦电子学逻辑或门。该摩擦电子学逻辑或门包括：第一逻辑器件和第二逻辑器件，该第一逻辑器件和第二逻辑器件为权利要求5的摩擦电子学逻辑器件，该第一逻辑器件中的晶体管A和晶体管B分别为第一晶体管#1和第二晶体管#2，该第二逻辑器件中的晶体管A和晶体管B分别为第三晶体管#3和第四晶体管#4，其中：第一晶体管#1和第三晶体管#3的漏极连接至电源电压V_bias；第一晶体管#1和第三晶体管#3的源级与第四晶体管#4的漏极相连，接输出端V_out；第二晶体管#2的漏级与第四晶体管#4的源级相连；第二晶体管#2的源级接地；F_A和F_B分别作用于第一逻辑器件和第二逻辑器件。

根据本发明的又一个方面，还提供了一种摩擦电子学逻辑与非门。该摩擦电子学逻辑与非门包括：第一逻辑器件和第二逻辑器件，该第一逻辑器件和第二逻辑器件为权利要求5的摩擦电子学逻辑器件，该第一逻辑器件中的晶体管A和晶体管B分别为第一晶体管#1和第二晶体管#2，该第二逻辑器件中的晶体管A和晶体管B分别为第三晶体管#3和第四晶体管#4，其中：第一晶体管#1的漏极连接至地；第一晶体管#1的源级与第三晶体管#3的漏极相连；第二晶体管#2和第四晶体管#4的漏级与第三晶体管#3的源级相连，接输出端V_out；第二晶体管#2和第四晶体管#4的源级接电源电压V_bias；F_A和F_B分别作用于第一逻辑器件和第二逻辑器件。

根据本发明的又一个方面，还提供了一种摩擦电子学逻辑或非门。该摩擦电子学逻辑或非门包括：第一逻辑器件和第二逻辑器件，该第一逻辑器件和第二逻辑器件为权利要求5的摩擦电子学逻辑器件，该第一逻辑器件中的晶体管A和晶体管B分别为第一晶体管#1和第二晶体管#2，该第二逻辑器件中的晶体管A和晶体管B分别为第三晶体管#3和第四晶体管#4，其中：第一晶体管#1和第三晶体管#3的漏极连接至地；第一晶体管#1和第三晶体管#3的源级与第四晶体管#4的漏极相连，接输出端V_out；第二晶体管#2的漏级与第四晶体管#4的源级相连；第二晶体管#2的源级接电源电压V_bias；F_A和F_B分别作用于两个摩擦电子学逻辑器件。

根据本发明的又一个方面，还提供了一种摩擦电子学逻辑异或门。该摩擦电子学逻辑异或门包括：第一逻辑器件、第二逻辑器件和第三逻辑器件，该第一逻辑器件中的晶体管A和晶体管B分别为第一晶体管#1和第 二晶体管#2，该第二逻辑器件中的晶体管A和晶体管B分别为第三晶体管#3和第四晶体管#4，该第三逻辑器件中的晶体管A和晶体管B分别为第五晶体管#5和第六晶体管#6，其中：第二晶体管#2的源级和第三晶体管#3的漏极连接至电源电压V_bias；第一晶体管#1的漏极和第四晶体管#4的源级接地；第一晶体管#1的源极、第二晶体管#2的漏极和第五晶体管#5的漏极相连；第三晶体管#3的源极、第四晶体管#4的漏极和第六晶体管#6的源级相连；第五晶体管#5的源级和第六晶体管#6的漏极相连，接输出端V_out；F_A同时作用于第一逻辑器件和第二逻辑器件，F_B作用于第三逻辑器件。

根据本发明的又一个方面，还提供了一种摩擦电子学逻辑同或门。该摩擦电子学逻辑同或门包括：第一逻辑器件、第二逻辑器件和第三逻辑器件，该第一逻辑器件中的晶体管A和晶体管B分别为第一晶体管#1和第二晶体管#2，该第二逻辑器件中的晶体管A和晶体管B分别为第三晶体管#3和第四晶体管#4，该第三逻辑器件中的晶体管A和晶体管B分别为第五晶体管#5和第六晶体管#6，其中：第二晶体管#2的源级和第三晶体管#3的漏极连接至地；第一晶体管#1的漏极和第四晶体管#4的源级接电源电压V_bias；第一晶体管#1的源极、第二晶体管#2的漏极和第五晶体管#5的漏极相连；第三晶体管#3的源极、第四晶体管#4的漏极和第六晶体管#6的源级相连；第五晶体管#5的源级和第六晶体管#6的漏极相连，接输出端V_out；F_A同时作用于第一逻辑器件和第二逻辑器件，F_B作用于第三逻辑器件。

根据本发明的又一个方面，还提供了一种逻辑电路。该逻辑电路包括至少一个逻辑器件。该逻辑器件为上述的摩擦电子学逻辑器件、摩擦电子学逻辑非门、摩擦电子学逻辑与门、摩擦电子学逻辑或门、摩擦电子学逻辑与非门、摩擦电子学逻辑或非门、摩擦电子学逻辑异或门，或摩擦电子学逻辑同或门。

(三)有益效果

从上述技术方案可以看出，本发明摩擦电子学场效应晶体管及应用其的逻辑器件和逻辑电路具有以下有益效果：

(1)移动摩擦层可在外力作用下与浮栅电极接触摩擦起电，在浮栅 电极上产生摩擦电荷，实现两者之间的“动态交互”，替代传统场效应晶体管中的外部栅极电压，实现调控电子器件中载流子输运特性的目的；

(2)基于硅基半导体器件，结构简单，易于制作并与现有硅基技术集成，易于实现器件的微型化和阵列化，具有良好的调控特性；

(3)摩擦电子学逻辑门器件建立了外部机械触发与CMOS逻辑电平信号的联系，各种摩擦电子学逻辑电路能够进行机电(机械-电子)耦合的逻辑运算，实现了外界环境与硅基集成电路的交互；

(4)器件可承受较大的机械形变，相比压电电子学晶体管具有更宽的机械触发范围和更广泛的半导体材料选择。

附图说明

图1为根据本发明第一实施例浮栅式摩擦电子学场效应晶体管的结构示意图；

图2为图1所示浮栅式摩擦电子学场效应晶体管的工作原理图；

图3为根据本发明第二实施例摩擦电子学逻辑器件的结构示意图；

图4为图3所示摩擦电子学逻辑器件的等效电路图；

图5为根据本发明第三实施例摩擦电子学逻辑非门的等效电路图；

图6为根据本发明第四实施例摩擦电子学逻辑与门的等效电路图；

图7为根据本发明第五实施例摩擦电子学逻辑或门的等效电路图；

图8为根据本发明第六实施例摩擦电子学逻辑与非门的等效电路图；

图9为根据本发明第七实施例摩擦电子学逻辑或非门的等效电路图；

图10为根据本发明第八实施例摩擦电子学逻辑异或门的等效电路图；

图11为根据本发明第九实施例摩擦电子学逻辑同或门的等效电路图。

【主要元件符号说明】

1-沟道层； 2-二氧化硅绝缘层；

3-SOI基片层；4-第一金属电极(漏极)；

5-第二金属电极(源极)； 6-第三金属电极(浮栅电极)；

7-移动摩擦层； #1-第一晶体管；

#2-第二晶体管；#3-第三晶体管；

#4-第四晶体管；#5-第五晶体管；

#6-第六晶体管。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。需要说明的是，在附图或说明书描述中，相似或相同的部分都使用相同的图号。附图中未绘示或描述的实现方式，为所属技术领域中普通技术人员所知的形式。另外，虽然本文可提供包含特定值的参数的示范，但应了解，参数无需确切等于相应的值，而是可在可接受的误差容限或设计约束内近似于相应的值。实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向。因此，使用的方向用语是用来说明并非用来限制本发明的保护范围。

在实现本发明的过程中，申请人首次发现：摩擦电子学器件能够与现有硅基集成电路结合，因此特别适用于制作人机交互的摩擦电子学硅基逻辑电路。基于此，本发明提供了一种浮栅式摩擦电子学晶体管及应用其的逻辑门电路和逻辑电路，并展示基于接触触发的机电(机械-电子)逻辑操作，以实现集成的机电耦合控制的逻辑运算。

一、第一实施例

在本发明的一个实施例中，提供了一种浮栅式摩擦电子学场效应晶体管。图1为根据本发明第一实施例浮栅式摩擦电子学场效应晶体管的结构示意图。如图1所示，该浮栅式摩擦电子学场效应晶体管采用倒置的SOI硅片。SOI硅片中，基片层3重掺杂(P⁺-Si)，具有很低的电阻率；上层硅为P型硅(P-Si)，作为沟道层1；基片层3和沟道层1之间为二氧化硅绝缘层(SiO₂)2。其中，基片层3为P型或N型重掺杂，在重掺杂之后电阻率小于0.01Ω·cm。

在沟道层1下表面的左右两侧分别沉积第一金属电极(Al)4和第二金属电极(Al)5，分别作为场效应晶体管的漏极和源极，外接电源V_DS的两极。基片层3的上表面镀有一层欧姆接触的第三金属电极(Al)6，作为场效应晶体管的浮栅电极。该浮栅电极6与外界没有导线连接，为浮栅结构。特别需要注意的是，该浮栅式摩擦电子学场效应晶体管还包括一移动摩擦层7。该移动摩擦层为高分子聚合物(PTFE)薄膜，可在外力作用下垂直运动(即沿与SOI硅片垂直的方向运动)，与浮栅电极6产生接 触摩擦或分离。其中，浮栅电极6与移动摩擦层7由位于摩擦电极序上不同位置的材料制备。

图2为图1所示浮栅式摩擦电子学晶体管的工作原理图。如图2中(a)所示，在外力F作用下，高分子聚合物薄膜7与浮栅电极6接触产生摩擦，由于不同的电子束缚能力，高分子聚合物薄膜7带负电，浮栅电极6带正电。此时由于正负电荷的互相束缚，浮栅电极6上的正电荷不会在晶体管中产生内电场。如图2中(b)所示，当外力F撤去时，浮栅电极6与高分子聚合物薄膜7分离，在浮栅电极6正电荷的作用下，晶体管内部将在垂直方向上产生内电场，电场方向由浮栅电极6指向沟道层1，沟道层1在内电场作用下产生电荷极化，使得沟道层1上表面吸引电子、排斥空穴，产生耗尽层，减小了沟道层1中的导电沟道宽度，从而降低了沟道层1中电流I_DS的大小，起到了调控半导体载流子输运的作用。当外力F再次作用时，高分子聚合物薄膜7与浮栅电极6再次接触，由于正负电荷的互相束缚，晶体管内部垂直方向上的内电场减小至0，沟道层1中的导电沟道宽度变大，电流I_DS变大，回到了如图2中(a)所示的状态。因此，外力F可以调控浮栅电荷在晶体管内部形成的内电场大小，起到栅极电压的作用，从而可实现对半导体中电流大小的调控。图2中(a)中，电流I_DS较大，定义为晶体管的开启状态；图2中(b)中，电流I_DS较小，定义为晶体管的关闭状态。其中，I_DS表示源漏(Drain-Source)之间的电流。并且，该浮栅式摩擦电子学晶体管的开启状态和关闭状态可以另行定义。

本实施例中，第一金属电极4、第二金属电极5和第三金属电极6均由Al材料制备。上述电极还可以由其他的金属或非金属材料制备，例如：Pt、Au、Ag或ITO(氧化铟锡)。

需要特别说明的是，本实施例中第三金属电极6由Al材料制备，移动摩擦层7由高分子聚合物材料制备，但本发明并不以此为限。本发明中，只要第三金属电极6和移动摩擦层7为处于摩擦电极序上不同位置的材料制备即可，其两者可以接触摩擦和分离即可。

这里的“摩擦电极序”，是指根据材料对电荷的吸引程度将其进行的排序，两种材料在相互接触的瞬间，在接触面上正电荷从摩擦电极序中极性较负的材料表面转移至摩擦电极序中极性较正的材料表面。迄今为止， 还没有一种统一的理论能够完整的解释电荷转移的机制，一般认为，这种电荷转移和材料的表面功函数相关，通过电子或者离子在接触面上的转移而实现电荷转移。需要进一步说明是，电荷的转移并不需要两种材料之间的相对摩擦，只要存在相互接触即可。其中，上述的“接触电荷”，是指两种摩擦电极序极性存在差异的材料在接触摩擦并分离后其表面所带有的电荷，一般认为，该电荷只分布在材料的表面，分布最大深度不过约为10nm。需要说明的是，接触电荷的符号是净电荷的符号，即在带有正接触电荷的材料表面的局部地区可能存在负电荷的聚集区域，但整个表面净电荷的符号为正。

此处列举一些可用于制备移动摩擦层7的绝缘材料并按照摩擦电极序由正极性到负极性排序：苯胺甲醛树脂、聚甲醛、乙基纤维素、聚酰胺11、聚酰胺6-6、羊毛及其编织物、蚕丝及其织物、纸、聚乙二醇丁二酸酯、纤维素、纤维素醋酸酯、聚乙二醇己二酸酯、聚邻苯二甲酸二烯丙酯、再生纤维素海绵、棉及其织物、聚氨酯弹性体、苯乙烯-丙烯腈共聚物、苯乙烯-丁二烯共聚物、木头、硬橡胶、醋酸酯、人造纤维、聚甲基丙烯酸甲酯、聚乙烯醇、聚酯(涤纶)、聚异丁烯、聚氨酯弹性海绵、聚对苯二甲酸乙二醇酯、聚乙烯醇缩丁醛、丁二烯-丙烯腈共聚物、氯丁橡胶、天然橡胶、聚丙烯腈、聚(偏氯乙烯-co-丙烯腈)、聚双酚A碳酸酯、聚氯醚、聚偏二氯乙烯、聚(2，6-二甲基聚亚苯基氧化物)、聚苯乙烯、聚乙烯、聚丙烯、聚二苯基丙烷碳酸酯、聚对苯二甲酸乙二醇酯、聚酰亚胺、聚氯乙烯、聚二甲基硅氧烷、聚三氟氯乙烯、聚四氟乙烯、派瑞林，包括派瑞林C、派瑞林N、派瑞林D、派瑞林HT和派瑞林AF4。

相对于绝缘体，导电材料均具有容易失去电子的摩擦电特性，在摩擦电极序的列表中常位于末尾处。用于制备浮栅电极6的常用导电材料包括金属、导电氧化物或导电高分子材料。其中金属包括金、银、铂、铝、镍、铜、钛、铬或硒，以及由上述金属形成的合金。导电氧化物常用的如AZO(掺铝氧化锌)、ITO(铟锡氧化物)等。

二、第二实施例

在本发明的第二个实施例中，提供了一种摩擦电子学逻辑器件。图3为根据本发明第二实施例摩擦电子学逻辑器件的结构示意图。如图3所示， 摩擦电子学逻辑器件由两个相对的晶体管-晶体管A(上晶体管)和晶体管B(下晶体管)，和一移动支撑板组成。

移动支撑板为有机玻璃板(Glass)，晶体管A和晶体管B的高分子聚合物薄膜固定于该有机玻璃板的正反两面。移动支撑板可在晶体管A和晶体管B之间垂直移动，使晶体管A和晶体管B的移动摩擦层分别与相应的浮栅电极接触摩擦或分离。

其中，晶体管B的漏极接电源电压V_bias，源极与晶体管A的漏极相连，接输出端V_out，晶体管A的源极接地。

图3所示中移动支撑板的位置为其初始位置，与晶体管B的浮栅电极距离为d，此时外力F为释放状态，定义为输入状态“0”；当外力F为施加状态时，移动支撑板在外力F作用向下移动，与晶体管B的浮栅电极接触，距离为0，定义为输入状态“1”。根据浮栅式摩擦电子学场效应晶体管的工作原理，当外力F为“0”时，晶体管A开启，晶体管B关闭，此时V_out为低电平输出，定义为输出状态“0”；当外力F为“1”时，晶体管A关闭，晶体管B开启，此时V_out为高电平输出，定义为输出状态“1”。因此，摩擦电子学逻辑器件建立了外部机械力输入与逻辑电平输出的联系。其中，当晶体管A和晶体管B其中之一的移动摩擦层与相应的浮栅电极接触时，其中另一的移动摩擦层与相应的浮栅电极的距离d介于1mm至10mm之间。

图4为图3所示摩擦电子学逻辑器件的等效电路图。如图4所示，本实施例摩擦电子学逻辑器件(CGL)等效为一个具有双路电压输出的摩擦纳米发电机(TENG)，和两个场效应晶体管(#1、#2)。该摩擦纳米发电机的两个输出端分别连接至两个场效应晶体管的浮栅电极，当外力F为“0”时，摩擦纳米发电机的两路输出电压使晶体管A关闭，晶体管B开启；当外力F为“1”时，摩擦纳米发电机的两路输出电压使晶体管A(#1)开启，晶体管B(#2)关闭。

当V_bias＝5V、D₀＝1.2mm时，摩擦电子学逻辑器件电平输出对应外力F输入的真值表如表一所示，测试结果满足CMOS逻辑电平标准。其中，D₀为距离d的变换范围。

表一摩擦电子学逻辑器件的真值表

三、第三实施例

在本发明的第三个实施例中，提供了一种基于第二实施例的摩擦电子学逻辑器件的摩擦电子学逻辑非门。图5为根据本发明第三实施例摩擦电子学逻辑非门的等效电路图。

请参照图5，该摩擦电子学逻辑非门包括一逻辑器件(CGL)。该逻辑器件(CGL)为第二实施例的逻辑器件，只是其电路连接关系进行了调整。为了描述方便，将该逻辑器件中的晶体管A和晶体管B分别命名为第一晶体管和第二晶体管。

请继续参照图5，本实施例中，将图4所示的逻辑器件的电源输入端与接地端对调，即将第一晶体管的漏极接地，第二晶体管的源级接电源电压V_bias，第一晶体管的源级与第二晶体管的漏极相连，接输出端V_out，即为摩擦电子学逻辑非门。

当V_bias＝5V、D₀＝1.2mm时，摩擦电子学逻辑非门电平输出对应外力F输入的真值表如表二所示，测试结果满足逻辑非门特性和CMOS逻辑电平标准。

表二摩擦电子学逻辑非门的真值表

四、第四实施例

在本发明的第四个实施例中，提供了一种基于第二实施例的逻辑器件的摩擦电子学逻辑与门。图6为根据本发明第四实施例摩擦电子学逻辑与门的等效电路图。

请参照图6，该摩擦电子学逻辑与门包括：第一逻辑器件(CGL1)和第二逻辑器件(CGL2)。该第一逻辑器件(CGL1)和第二逻辑器件(CGL2)均为第二实施例的逻辑器件。为了描述方便，将第一逻辑器件(CGL1)中的晶体管A和晶体管B分别命名为第一晶体管(#1)和第二晶体管(#2)， 将第二逻辑器件(CGL2)中的晶体管A和晶体管B分别命名为第三晶体管(#3)和第四晶体管(#4)。

请继续参照图6，本实施例摩擦电子学逻辑与门的电路连接关系如下：

(1)第一晶体管(#1)的漏极连接至电源电压V_bias；

(2)第一晶体管(#1)的源级与第三晶体管(#3)的漏极相连；

(3)第二晶体管(#2)和第四晶体管(#4)的漏级与第三晶体管(#3)的源级相连，接输出端V_out；

(4)第二晶体管(#2)和第四晶体管(#4)的源级接地；

F_A和F_B分别作用于两个逻辑器件(CGL1和CGL2)。

当V_bias＝5V、D₀＝1.2mm时，摩擦电子学逻辑与门电平输出对应外力F_A和F_B输入的真值表如表三所示，测试结果满足逻辑与门特性和CMOS逻辑电平标准。

表三摩擦电子学逻辑与门的真值表

五、第五实施例

在本发明的第五个实施例中，提供了一种基于第二实施例的逻辑器件的摩擦电子学逻辑或门。图7为根据本发明第五实施例摩擦电子学逻辑或门的等效电路图。

如图7所示，该摩擦电子学逻辑或门包括：第一逻辑器件(CGL1)和第二逻辑器件(CGL2)。该第一逻辑器件(CGL1)和第二逻辑器件(CGL2)均为图4所示的逻辑器件。为了描述方便，将第一逻辑器件(CGL1)中的晶体管A和晶体管B分别命名为第一晶体管(#1)和第二晶体管(#2)，将第二逻辑器件(CGL2)中的晶体管A和晶体管B分别命名为第三晶体管(#3)和第四晶体管(#4)。

请参照图7，本实施例摩擦电子学逻辑或门的电路连接关系如下：

(1)第一晶体管(#1)和第三晶体管(#3)的漏极连接至电源电压V_bias；

(2)第一晶体管(#1)和第三晶体管(#3)的源级与第四晶体管(#4)的漏极相连，接输出端V_out；

(3)第二晶体管(#2)的漏级与第四晶体管(#4)的源级相连；

(4)第二晶体管(#2)的源级接地；

F_A和F_B分别作用于两个逻辑器件(CGL1和CGL2)。

当V_bias＝5V、D₀＝1.2mm时，摩擦电子学逻辑或门电平输出对应外力F_A和F_B输入的真值表如表四所示，测试结果满足逻辑或门特性和CMOS逻辑电平标准。

表四摩擦电子学逻辑或门的真值表

六、第六实施例

在本发明的第六个实施例中，提供了一种基于第二实施例的逻辑器件的摩擦电子学逻辑与非门。将图6所示的摩擦电子学逻辑与门的电源输入端与接地端对调，即为本实施例的摩擦电子学逻辑与非门。

图8为根据本发明第六实施例摩擦电子学逻辑与非门的等效电路图。请参照图8，本实施例摩擦电子学逻辑与非门包括：第一逻辑器件(CGL1)和第二逻辑器件(CGL2)。该第一逻辑器件(CGL1)和第二逻辑器件(CGL2)均为图4所示的逻辑器件。为了描述方便，将第一逻辑器件(CGL1)中的晶体管A和晶体管B分别命名为第一晶体管(#1)和第二晶体管(#2)，将第二逻辑器件(CGL2)中的晶体管A和晶体管B分别命名为第三晶体管(#3)和第四晶体管(#4)。

请继续参照图8，本实施例摩擦电子学逻辑与非门的电路连接关系如下：

(1)第一晶体管(#1)的漏极连接至地；

(2)第一晶体管(#1)的源级与第三晶体管(#3)的漏极相连；

(3)第二晶体管(#2)和第四晶体管(#4)的漏级与第三晶体管(#3)的源级相连，接输出端V_out；

(4)第二晶体管(#2)和第四晶体管(#4)的源级接电源电压V_bias；

F_A和F_B分别作用于两个逻辑器件(CGL1和CGL2)。

当V_bias＝5V、D₀＝1.2mm时，摩擦电子学逻辑与非门电平输出对应外力F_A和F_B输入的真值表如表五所示，测试结果满足逻辑与非门特性和CMOS逻辑电平标准。

表五摩擦电子学逻辑与非门的真值表

七、第七实施例

在本发明的第七个实施例中，提供了一种基于第二实施例的逻辑器件的摩擦电子学逻辑或非门。将图7所示摩擦电子学逻辑或门的电源输入端与接地端对调，即为本实施例的摩擦电子学逻辑或非门。

图9为根据本发明第七实施例摩擦电子学逻辑或非门的等效电路图。请参照图9，本实施例摩擦电子学逻辑或非门包括：第一逻辑器件(CGL1)和第二逻辑器件(CGL2)。该第一逻辑器件(CGL1)和第二逻辑器件(CGL2)均为图4所示的逻辑器件。为了描述方便，将第一逻辑器件(CGL1)中的晶体管A和晶体管B分别命名为第一晶体管(#1)和第二晶体管(#2)，将第二逻辑器件(CGL2)中的晶体管A和晶体管B分别命名为第三晶体管(#3)和第四晶体管(#4)。

请继续参照图9，本实施例摩擦电子学逻辑或非门的电路连接关系如下：

(1)第一晶体管(#1)和第三晶体管(#3)的漏极连接至地；

(2)第一晶体管(#1)和第三晶体管(#3)的源级与第四晶体管(#4)的漏极相连，接输出端V_out；

(3)第二晶体管(#2)的漏级与第四晶体管(#4)的源级相连；

(4)第二晶体管(#2)的源级接电源电压V_bias；

F_A和F_B分别作用于第一逻辑器件(CGL1)和第二逻辑器件(CGL2)。

当V_bias＝5V、D₀＝1.2mm时，摩擦电子学逻辑或非门电平输出对应外 力F_A和F_B输入的真值表如表六所示，测试结果满足逻辑或非门特性和CMOS逻辑电平标准。

表六摩擦电子学逻辑或非门的真值表

八、第八实施例

在本发明的第八个实施例中，提供了一种基于第二实施例的逻辑器件的摩擦电子学逻辑异或门。图10为根据本发明第八实施例摩擦电子学逻辑异或门的等效电路图。

请参照图10，本实施例摩擦电子学逻辑异或门包括：第一逻辑器件、(CGL1)第二逻辑器件(CGL2)和第三逻辑器件(CGL3)。其中，该第一逻辑器件(CGL1)、第二逻辑器件(CGL2)和第三逻辑器件(CGL3)均为如图4所示的逻辑器件。为了描述方便，将第一逻辑器件(CGL1)中的晶体管A和晶体管B分别命名为第一晶体管(#1)和第二晶体管(#2)，将第二逻辑器件(CGL2)中的晶体管A和晶体管B分别命名为第三晶体管(#3)和第四晶体管(#4)，将第三逻辑器件(CGL3)中的晶体管A和晶体管B分别命名为第五晶体管(#5)和第六晶体管(#6)。

请继续参照图10，本实施例摩擦电子学逻辑异或门的电路连接关系如下：

(1)第二晶体管(#2)的源级和第三晶体管(#3)的漏极连接至电源电压V_bias；

(2)第一晶体管(#1)的漏极和第四晶体管(#4)的源级接地；

(3)第一晶体管(#1)的源极、第二晶体管(#2)的漏极和第五晶体管(#5)的漏极相连；

(4)第三晶体管(#3)的源极、第四晶体管(#4)的漏极和第六晶体管(#6)的源级相连；

(5)第五晶体管(#5)的源级和第六晶体管(#6)的漏极相连，接输出端V_out。

F_A同时作用于第一逻辑器件(CGL1)和第二逻辑器件(CGL2)，F_B作用于第三逻辑器件(CGL3)。

当V_bias＝5V、D₀＝1.2mm时，摩擦电子学逻辑异或门电平输出对应外力F_A和F_B输入的真值表如表七所示，测试结果满足逻辑异或门特性和CMOS逻辑电平标准。

表七摩擦电子学逻辑异或门的真值表

九、第九实施例

在本发明的第九个实施例中，提供了一种基于第二实施例的逻辑器件的摩擦电子学逻辑同或门。将图10所示的摩擦电子学逻辑异或门的电源输入端与接地端对调，即为本实施例的摩擦电子学逻辑同或门。

图11为根据本发明第九实施例摩擦电子学逻辑同或门的等效电路图。请参照图11，本实施例摩擦电子学逻辑同或门包括：第一逻辑器件(CGL1)、第二逻辑器件(CGL2)和第三逻辑器件(CGL3)。其中，该第一逻辑器件(CGL1)、第二逻辑器件(CGL2)和第三逻辑器件(CGL3)均为如图4所示的逻辑器件。为了描述方便，将第一逻辑器件(CGL1)中的晶体管A和晶体管B分别命名为第一晶体管(#1)和第二晶体管(#2)，将第二逻辑器件(CGL2)中的晶体管A和晶体管B分别命名为第三晶体管(#3)和第四晶体管(#4)，将第三逻辑器件(CGL3)中的晶体管A和晶体管B分别命名为第五晶体管(#5)和第六晶体管(#6)。

请继续参照图11，本实施例摩擦电子学逻辑同或门的电路连接关系如下：

(1)第二晶体管(#2)的源级和第三晶体管(#3)的漏极连接至地；

(2)第一晶体管(#1)的漏极和第四晶体管(#4)的源级接电源电压V_bias；

(3)第一晶体管(#1)的源极、第二晶体管(#2)的漏极和第五晶体管(#5)的漏极相连；

(4)第三晶体管(#3)的源极、第四晶体管(#4)的漏极和第六晶体管(#6)的源级相连；

(5)第五晶体管(#5)的源级和第六晶体管(#6)的漏极相连，接输出端V_out。

F_A同时作用于第一逻辑器件(CGL1)和第二逻辑器件(CGL2)，F_B作用于第三逻辑器件(CGL3)。

当V_bias＝5V、D₀＝1.2mm时，摩擦电子学逻辑同或门电平输出对应外力F_A和F_B输入的真值表如表八所示，测试结果满足逻辑同或门特性和CMOS逻辑电平标准。

表八摩擦电子学逻辑同或门的真值表

十、第十实施例

在本发明的第十个实施例中，提供了一种基于上述第三～九实施例逻辑器件的逻辑电路。该逻辑电路至少包含一种或多种的上述实施例中的逻辑器件。

至此，已经结合附图对本发明十个实施例进行了详细描述。依据以上描述，本领域技术人员应当对本发明摩擦电子学场效应晶体管及应用其的逻辑器件和逻辑电路有了清楚的认识。

此外，上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换，例如：

(1)第三金属电极6还可以是高分子聚合物材料，移动摩擦层7还可以是金属材料，沟道层1还可以是N型硅；

(2)除了SOI硅片之外，场效应晶体管的基体还可以用其他形式代替，例如：基片层3可以用柔性的导电材料来代替，二氧化硅绝缘层2可以用有机绝缘材料来代替，沟道层1可以用有机半导体材料来代替。

综上所述，本发明将摩擦纳米发电机与硅基场效应晶体管相结合，提 出了一种摩擦电子学场效应晶体管及应用其的逻辑器件和逻辑电路，能够将外部机械触发转化为CMOS逻辑电平信号输出。并在此基础上提出了各种组合逻辑电路，展示了机电耦合的摩擦电子学逻辑运算，实现了外界环境与硅基集成电路的交互，在人机交互、微纳机电系统、智能机器人和物联网中具有重要的应用前景。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。