基于单片FPGA的弹载SAR成像系统架构设计

摘要

本发明属于雷达信号处理领域，公开了一种基于单片FPGA的弹载SAR成像系统架构设计，单片FPGA包括处理模块PS和可编程逻辑模块PL，PS模块中设置有双核ARM和DDR存储器，PL模块中设置有FPGA模块、RAM模块和DMA模块，FPGA模块用于获取中频数字回波信号，进行数字下变频、距离向脉冲压缩，并将结果存储于RAM模块；ARM核0对距离脉压图像数据依次进行多普勒中心估计、距离走动校正、距离弯曲校正、多普勒调频估计；FPGA模块对距离向校正后的图像数据进行运动误差补偿、方位非线性变标和方位向脉冲压缩；ARM核1还用于对方位脉压图像数据进行多视处理和量化处理，得到SAR图像数据。

说明书

技术领域

本发明涉及雷达信号处理领域，尤其涉及一种基于单片FPGA的弹载SAR成像系统架构设计，可用于弹载SAR(合成孔径雷达)实时成像处理。

背景技术

合成孔径雷达(Synthetic Aperture Radar，SAR)具有全天时、全天候、远距离和高分辨率成像等特点。合成孔径雷达的一个重要功能是成像，这已广泛应用于军事和民用领域。

由于弹载SAR比机载SAR、星载SAR的运动更复杂，实时性要求更高，所以弹载SAR成像的研究和应用还是相对缓慢。但是出于增强国防和军事力量的需要，各国对精确制导技术要求的不断提高，弹载SAR实时成像成为了研究的新热点。

传统雷达成像实时处理采用多DSP或DSP+FPGA的方式。不过这种做法的缺点就是系统结构复杂，功耗大，效率低，很难满足现代雷达的要求。

发明内容

针对上述问题，本发明的目的在于提供一种基于单片FPGA的弹载SAR成像系统架构设计，用单片FPGA实现整个弹载SAR图像的处理过程，具有高性能和低功耗的特点，特别在设备所占空间方面有显著优势。

本发明的技术思路是：所述单片FPGA芯片包括处理器系统(Processing System，PS)模块和可编程逻辑(Programmable Logic， PL)模块，所述PS模块中设置有双核ARM，所述PL模块中设置有FPGA，所述双核ARM包含ARM核0和ARM核1。用ARM核1做系统的时序控制和图像的多视、量化处理，其中，系统的时序控制包括伺服天线、惯导模块、微波模块、主控台、图像显示模块的控制；用ARM核0和PL做成像算法的处理，具体来说就是用PL做数字下变频、距离脉压以及方位向处理，而ARM核0用来做算法其他模块的处理，其中，方位向处理包括：运动误差补偿、方位非线性变标和SPECAN处理(即方位脉压)。

为达到上述目的，本发明的实施例采用如下技术方案予以实现。

一种基于单片FPGA的弹载SAR成像系统架构设计，所述单片FPGA包括PS和PL，所述处理模块PS中设置有双核ARM和DDR存储器，所述可编程逻辑模块PL中设置有FPGA模块、RAM模块和DMA模块，所述双核ARM包含ARM核0和ARM核1，所述系统架构设计包括：

FPGA模块用于获取中频数字回波信号，对所述中频数字回波信号进行数字下变频，得到原始图像数据，并对所述原始图像数据进行距离向脉冲压缩，得到距离脉压图像数据，将所述距离脉压图像数据存储于所述RAM模块；

所述DMA模块用于将所述RAM模块中的距离脉压图像数据传送到所述DDR存储器中；

所述ARM核0用于获取所述DDR存储器中的距离脉压图像数据，对所述距离脉压图像数据依次进行多普勒中心估计、距离走动校正和距离弯曲校正，得到距离向校正后的图像数据；再将所述距离向校正后的图像数据存储于所述DDR存储器中，并对所述距离向校正后的图像数据进行多普勒调频估计，得到方位运动补偿函数；

所述DMA模块还用于将所述DDR存储器中的距离向校正后的图 像数据传送到所述RAM模块中；

所述FPGA模块还用于从所述RAM模块中获取所述距离向校正后的图像数据，并根据所述方位运动补偿函数对所述距离向校正后的图像数据进行运动误差补偿、方位非线性变标和方位向脉冲压缩，得到方位脉压图像数据；再将所述方位脉压图像数据存储于所述RAM模块中；

所述DMA模块还用于将所述RAM模块中的方位脉压图像数据传送到所述DDR存储器中；

所述ARM核1用于获取所述DDR存储器中的方位脉压图像数据，并对所述方位脉压图像数据进行多视处理和量化处理，得到SAR图像数据。

本发明技术方案的特点和进一步的改进为：

(1)所述ARM核0用于数据处理，所述ARM核1还用于时序控制和图像的多视、量化处理。

(2)所述处理模块PS中还设置有高性能/带宽AXI端口HP口，其特征在于，所述DMA模块用于将所述RAM模块中的距离脉压图像数据通过所述HP口传送到所述DDR存储器中。

(3)所述处理模块PS上还设置有加速器一致性端口ACP口，所述DMA模块用于将所述DDR存储器中的距离向校正后的图像数据通过所述ACP口传送到所述RAM模块中。

(4)所述处理模块PS中还设置有通用AXI端口GP口，所述DMA模块通过所述GP口进行初始化和传输控制。

(5)所述ARM核0和所述ARM核1共享所述DDR存储器。

(6)所述ARM核1在对所述方位脉压图像数据进行多视处理和量化处理时，ARM核0还用于接收所述DMA模块传送的下一轮距离脉压图像数据，并对所述距离脉压图像数据进行多普勒中心估计、距 离走动校正和距离弯曲校正。

(7)DDR存储器分为以下存储区域：存放ARM程序的区域、存放距离脉压图像数据的区域、ARM成像数据缓存区域、多视处理和量化处理后存放图像数据的区域、存放双核ARM共享数据和指令的区域。

(8)所述单片FPGA采用单片ZYNQ-7000系列芯片实现。

与现有技术相比，本发明的有益效果是：第一，本发明以单片FPGA作为核心处理器，代替了传统的FPGA+DSP的架构，充分发挥了处理能力强的优势，不仅达到了实时处理的要求，而且还具有较高的精确度；第二，本发明充分利用单片FPGA的双核ARM，合理分配每个核的处理任务，利用一个核做处理，另外一个核做时序控制，实现了两个ARM核的高度并行与结合，不仅有效地节省了算法处理的时间，而且使得整个系统的控制变得非常容易；第三，本发明与传统的DSP+FPGA架构相比，集成度高、功耗低、占用体积小、重量轻，在小型化发展方面具有很强的优势，在对体积、功耗要求比较苛刻的条件下不失为一种绝佳的选择；第四，本发明基于单片FPGA作为核心芯片，在硬件方面具有灵活、可拓展的优点，克服了传统的FPGA+DSP的架构不易改进的缺点，使用者可以根据技术的革新，随时更新本系统，从而节约了成本。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的基于单片FPGA的弹载SAR成像系统架构对SAR图像进行处理的过程示意图；

图2为本发明实施例提供的由PL向PS传送数据的过程示意图；

图3为本发明实施例提供的多普勒调频率估计流程示意图；

图4为本发明实施例提供的由PS向PL传送数据的过程示意图；

图5为本发明实施例提供的方位向处理流程示意图；

图6为本发明实施例提供的双核ARM的任务分配示意图；

图7为本发明实施例提供的实测数据处理结果示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供一种基于单片FPGA的弹载SAR成像系统架构设计，所述单片FPGA包括处理模块PS和可编程逻辑模块PL，所述处理模块PS中设置有双核ARM和DDR存储器，所述可编程逻辑模块PL中设置有FPGA模块、RAM模块和DMA模块，所述双核ARM包含ARM核0和ARM核1。具体的，所述系统架构设计以及数据处理过程如图1所示，包括：

(1)FPGA模块用于获取中频数字回波信号，对经模数转换后的中频数字回波信号进行数字下变频得到原始图像数据，并对所述原始图像数据进行距离向脉冲压缩，得到距离脉压图像数据，将所述距离脉压图像数据存储于所述RAM模块。

示例性的，将模数转换后的图像数据分成8路做并行式的数字下变频，得到I、Q两路数据；然后再对数字下变频后的数据经过多相滤波器进行滤波。

具体的，采用快速傅立叶变换法实现距离向脉冲压缩。快速傅立 叶变换法的基本思想是将数据经FFT变换到频域，然后乘以匹配滤波所要求的频域加权系数(系统匹配函数)，再经IFFT变换到时域得到压缩脉冲。

(2)所述DMA模块用于将所述RAM模块中的距离脉压图像数据传送到所述DDR存储器中。

由于距离脉压完成后图像数据都是存放在RAM模块中的，需要将这些图像数据导入到DDR存储器当中，方便后续的处理。

在传统的DSP+FPGA的架构中，距离脉压后的图像数据都是通过Rapid IO传送到DDR存储器当中来供DSP进行后续的处理，传统方法的缺点是系统结构复杂，调试难度大。

本发明技术方案中通过调用PL里面的DMA模块来实现数据传输。DMA模块传送数据用的接口是高性能/带宽AXI端口(High PerformanceAXI Ports)HP口，位宽是64位，另外用到的通用AXI端口(GeneralPurpose AXI Ports)GP口主要是用来对DMA模块进行初始化和控制。

下面详细叙述DMA模块传送数据的整个过程：

首先利用XPS进行硬件模块设计，包括具有一定容量的RAM模块以及DMA模块。当处理完一个距离向的脉冲数据后，需要给ARM核1发送结束标志信号，ARM核1接收到结束标志信号后，就会将处理完的数据传送到RAM中保存。当RAM中保存有一个距离向的脉冲数据时，同样也会给ARM核1发送标志信号，ARM核1根据这个标志信号来启动DMA模块进行数据传输，其中DMA模块传送数据的源地址就是RAM的地址，目的地址就是已经划分好区域的DDR存储器。这样往复循环，当处理完所有的脉冲以后，整个一幅图的数据都顺利的传送到DDR存储器当中了。如图2所示为本发明实施例提供的由DMA模块向DDR存储器传送数据的过程示意图。

(3)所述ARM核0用于获取所述DDR存储器中的距离脉压图像 数据，对所述距离脉压图像数据依次进行多普勒中心估计、距离走动校正和距离弯曲校正，得到距离向校正后的图像数据，再将所述距离向校正后的图像数据存储与所述DDR存储器中，并对所述距离向校正后的图像数据进行多普勒调频估计，得到方位运动补偿函数。

ARM核0直接在DDR存储器中读取所述距离脉压图像数据。

PL做完DDC和距离脉冲压缩后，图像数据已经全部传送到DDR存储器中了，接下来就可以进行距离向的处理，包括多普勒中心估计、距离走动校正、距离弯曲校正。

(3.1)多普勒中心估计：

先通过对包络移动量作一次曲线拟合，才能估计出距离走动率RWR，然后可得到多普勒中心频率的粗估计f_dcalign＝2RWR/λ。

设在没有多普勒中心偏移时，回波在方位向的功率谱为S₀(f)，它和天线方向图相同，以零频对称，功率谱对应的相关函数R₀(τ)为实函数。则在有多普勒偏移时，功率谱S_h(f)为S₀(f-f_dc)，其相关函数变为：

$R_h\left(\tau \right)=e^{j2{\mathrm{\pi f}}_{dccorr}t}{R}_0\left(\tau \right)$

于是从R_h(τ)的相角可以求出多普勒中心精估计值f_dccorr。

然后，结合前面包络相关的结果作去模糊处理，得到精确的无模糊的多普勒中心频率为：f_dc＝PRF·round[f_dcalign/PRF]+f_dccorr。

其中PRF是脉冲重复频率，round[]是向下取整操作。

(3.2)距离走动校正：

将距离脉冲压缩后的数据块进行距离向FFT、乘以走动校正因子、距离向IFFT以完成距离走动校正。这里需要着重说明距离走动校正参数和弯曲校正参数必须沿整个方位向点数产生，可在距离走动和弯曲校正之前完成。

(3.3)距离弯曲校正：

因为距离弯曲校正涉及方位数据连续问题，为了实现连续存储，故 采用如下方式进行处理：距离弯曲前的数据是距离向连续，故先将数据块转置成方位向连续，再做完傅里叶变换FFT后通过矩阵转置成距离向连续，然后在频域做弯曲校正，此时数据依然是距离向连续，再通过矩阵转置成方位向连续，然后做逆傅里叶变换IFFT。

(3.4)多普勒调频估计：

在PS中ARM核0对所述距离向校正后的回波图像数据进行多普勒调频估计，得到方位运动补偿匹配函数。

具体的，距离单元方位信号的估计调频率实际信号是离散的，假设方位重复频率为PRF，方位信号采样点数为N，前后半部分孔径的谱之间移动为Δn点，则k的估计为：

$\hat{k}=\frac{\Delta F}{T}=\left(\frac{PRF}{N/2}\right)·\Delta n·\frac{2PRF}{N}=\frac{4·{\mathrm{PRF}}^2}{N^2}\Delta n$

求出多普勒调频率估计后，可算出对应的加速度，然后通过三次样条插值得到方位运动补偿函数，用于方位向的处理。如图3为本发明实施例提供的多普勒调频率估计流程示意图。

(4)所述DMA模块还用于将所述DDR存储器中的距离向校正后的图像数据传送到所述RAM模块中。

由于上面的步骤都是在ARM核0中处理完成的，因此图像数据都还是存放在DDR存储器当中，需要将图像数据再次传送到PL的RAM模块当中，数据传送的思路与(2)中描述的数据传送过程基本一样，只是传送的方向相反。具体地说，以方位向为单位利用DMA模块传送数据，DMA模块用到的PS与PL的接口是64位的加速器一致性端口(Accelerator Consistency Ports)ACP口和32位的GP口，其中ACP口主要用来进行数据传输，而GP口主要用来对DMA进行初始化和控制。如图4为本发明实施例提供的由PS向PL传送数据的过程示意图。

具体的，GP(General Purpose AXI Ports)口为通用AXI端口，其中 AXI(Advanced eXtensible Interface先进可扩招接口)主要用于描述主设备和从设备之间的数据传输方式，是一种接口协议。HP(High PerformanceAXI Ports)口为高性能/带宽AXI端口，ACP(Accelerator Consistency Ports)口为加速器一致性端口，也是一种AXI端口。通用AXI端口(GeneralPurpose AXI Ports，GP)、高性能/带宽AXI端口(High Performance AXIPorts，HP)和加速器一致性端口(Accelerator Consistency Ports，ACP)是先进可扩展接口(Advanced eXtensible Interface，AXI)的三种端口，其中，ACP接口主要用于描述主设备和从设备之间的数据传输方式，是一种高性能、高带宽、低延迟的接口协议。

(5)所述FPGA模块还用于从所述RAM模块中获取所述距离向校正后的图像数据，并根据所述方位运动补偿函数对所述距离向校正后的图像数据进行运动误差补偿、方位非线性变标和方位向脉冲压缩，得到方位脉压图像数据，再将所述方位脉压图像数据存储于所述RAM模块中。

利用方位运动补偿函数对回波序列进行相位补偿，然后通过方位FFT将信号变换到频域，乘以高次相位因子和高阶非线性变标因子，再进行方位IFFT以完成方位非线性变标处理。然后再乘以剩余高次相位补偿因子和Deramp因子，并进行方位FFT，这样就完成了整个方位向的处理。图5为本发明实施例提供的方位向处理流程示意图。

(6)所述DMA模块还用于将所述RAM模块中的方位脉压图像数据传送到所述DDR存储器中。

(7)所述ARM核1还用于获取所述DDR存储器中的方位脉压图像数据，并对所述方位脉压图像数据进行多视处理和量化处理，得到SAR图像数据。

多视处理采用相邻几个像素点绝对值求和，用于降低雷达图像固有的相干斑噪声。图像量化所用的方法是：先求出图像数据对应的二维(距 离和方位)矩阵的均值，然后乘以量化系数。

在完成多视量化的同时，处理器又可以处理下一幅图像。双核ARM共享DDR存储器，但是需要预先将DDR存储器分成几块区域，不同的区域功能是不一样的，主要分为以下几个区域：0X11000000～0X1FFFFFFF用来存放ARM程序的区域、0X20000000～0X2FFFFFFF用来存放距离脉压后的数据的区域、0X30000000～0X38000000用于ARM成像处理中的数据缓存的区域、0X38000000～0X3A000000用作多视量化后存放图像数据的区域，此外0X3A000000～0X3C000000是用于存放双核ARM共享数据和指令的区域。

根据上面对DDR存储器分好的区域，在用DMA模块传送数据到DDR存储器中以后，可以知道数据存放的地址，因此ARM核1可以直接按照地址来取数据进行处理。这时ARM核0就已经处于空闲状态了，完全可以进行下一幅图的处理。

在上述实施例的描述过程中，所述ARM核0用于数据处理，所述ARM核1用于时序控制和图像的多视、量化处理，具体的如图6所示。

本发明的结果可由实测数据处理结果进一步说明：

图7为本发明实施例提供的实测数据处理结果示意图，从图6可以看出，所呈图像聚焦效果良好，在分辨率为0.5m的模式下都能分辨角反射器，验证了实时方案设计的可行性及有效性。

本发明实施例中的所述单片FPGA可以采用单片ZYNQ-7000系列芯片实现。

本发明实施例提供一种基于单片FPGA的弹载SAR实时成像系统架构设计，具有以下优势：第一，本发明以单片FPGA作为核心处理器，代替了传统的FPGA+DSP的架构，充分发挥了处理能力强的优势，不仅达到了实时处理的要求，而且还具有较高的精确度；第二，本发明充分利用单片FPGA的双核ARM，合理分配每个核的处理任务，利用一个核 做处理，另外一个核做时序控制，实现了两个ARM核的高度并行与结合，不仅有效地节省了算法处理的时间，而且使得整个系统的控制变得非常容易；第三，本发明与传统的DSP+FPGA架构相比，集成度高、功耗低、占用体积小、重量轻，在小型化发展方面具有很强的优势，在对体积、功耗要求比较苛刻的条件下不失为一种绝佳的选择；第四，本发明基于单片FPGA作为核心芯片，在硬件方面具有灵活、可拓展的优点，克服了传统的FPGA+DSP的架构不易改进的缺点，使用者可以根据技术的革新，随时更新本系统，从而节约了成本。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。