一种芯片验证中简化验证模型实现的方法

摘要

本发明揭示了一种芯片验证中简化验证模型实现的方法，其包括激励产生器、验证模型和待测试设计模块，所述激励产生器产生出启动信号、整个报文和处理报文所需的相应控制信号，所述启动信号与整个报文和处理报文所需的相应控制信号同时存在于激励产生器内部的两处队列中，其中一处队列用于发送给待测试设计模块；验证模型直接从激励产生器的另一处队列中直接去取数据和控制信号，验证模型得到完整的报文和处理报文所需要的所有控制信号，可直接对报文数据按照设计的要求进行处理，再根据待测试设计模块的输出接口行为，对处理完的数据进行存储，等待和待测试设计的结果进行比较。本发明简化了验证模型的实现，节省了大量芯片验证的时间。

说明书

技术领域

本发明涉及通讯技术领域，尤其是涉及一种芯片验证中简化验证模型 实现的方法。

背景技术

在目前的芯片验证中，基本上都是按照传统验证架构来搭建激励产生 器和验证模型的，如图1所示。激励产生器负责产生各种激励，在某一时 刻预先产生好一个报文和处理该报文所需的控制信号，存在一处队列中。 根据待测试设计的输入接口时序特征，这些报文数据和控制信号，被分成 不同的碎片，以时间先后顺序发出，送给符合待测试设计要求的激励波形。 验证模型作为待测试设计的软件实现，必须和待测试设计的功能行为一致， 所以验证模型也需要模拟待测试设计的接口设计，根据激励产生的时序要 求，去接收对应的数据和控制信号，以报文处理模块为例，当一个报文所 需的所有内容都接收好后，再一并对报文进行处理。

该传统架构的验证环境比较简单，但是缺点也很明显：这样会导致验 证模型实现复杂，花费大量精力在接口设计上，而我们验证的重点是待测 试设计的功能和行为，而非验证模型自身的接口设计。这样当验证模型本 身有问题时，对其自身的错误检测难度增加，而且加大了验证模型的实现 难度和时间开销，对于芯片验证的进度很不利。

发明内容

本发明的目的在于克服现有技术的缺陷，提供一种芯片验证中简化验 证模型实现的方法。

为实现上述目的，本发明提出如下技术方案：一种芯片验证中简化验 证模型实现的方法，其包括激励产生器、验证模型和待测试设计模块，所 述激励产生器产生出启动信号、整个报文和处理报文所需的相应控制信号， 所述启动信号与整个报文和处理报文所需的相应控制信号同时存在于激励 产生器内部的两处队列中，其中一处队列用于发送给待测试设计模块；

当激励产生器产生好数据的同时，也会将启动信号设为有效，此时验 证模型可以直接检测到该启动信号，然后从激励产生器中取出数据进行处 理；

当验证模型检测到启动信号有效时，验证模型直接从激励产生器的另 一处队列中直接去取数据和控制信号，验证模型已经得到完整的报文和处 理报文所需要的所有控制信号，可直接对报文数据按照设计的要求进行处 理，再根据待测试设计模块的输出接口行为，对处理完的数据进行存储， 等待和待测试设计的结果进行比较。

优选地，当待测试设计返回可以继续发送的控制信号时，激励产生器 才可以发送数据。

优选地，当待测试设计返回不能再发送的控制信号时，激励产生器就 必须停止对待测试设计的激励发送。

优选地，所述待测试设计模块的输入接口设有相关的流量控制信号， 数据不能无限制的发送。

优选地，当激励产生器停止对待测试设计的激励发送的同时，待测试 设计的输入接口与相关的数据接收有前后时序联系，在激励产生器内部还 需要添加时序控制模块，用于将完整的数据以待测试设计接口要求的时序 发送出去。

本发明的有益效果是：本发明基于激励产生器和验证模型同时启动， 并且数据和信号的传输不依赖与待测试设计的接口时序，从而极大的简化 了验证模型的实现，也方便了待测试设计的错误检测，节省了大量芯片验 证的时间。

附图说明

图1是现有技术中验证架构示意图；

图2是本发明验证架构示意图。

具体实施方式

下面将结合本发明的附图，对本发明实施例的技术方案进行清楚、完 整的描述。

本发明所揭示的一种芯片验证中简化验证模型实现的方法，其核心在 于激励产生器和验证模型在同一时刻同时工作，验证模型收到报文数据后， 在这一时刻就可以处理好所有数据，然后存入队列中，等待待测试设计输 出有效时进行数据比较。

现以报文处理模块为例，如图2所示，包括以下步骤：

首先，激励产生器在某一时刻，产生出启动信号、整个报文和处理报 文所需的相应控制信号，这些报文数据和信号同时存在激励产生器内部的 两处队列中，其中一处队列用于发送给待测试设计模块，由于待测试设计 模块的输入接口有相关的流量控制信号，即数据不能无限制的发送，而是 当待测试设计返回可以继续发送的控制信号时，激励产生器才可以发送数 据，当待测试设计模块返回不能再发送的控制信号时，激励产生器就必须 停止对待测试设计模块的激励发送。同时待测试设计模块的输入接口也要 求相关的数据接收有前后时序联系，所以在激励产生器内部还需要添加时 序控制模块，用于将完整的数据以待测试设计接口要求的时序发送出去。

然后，验证模型的输入信号并非从待测试设计模块的输入接口传输过 来，它的输入和激励产生器内部信号联系在一起，当激励产生器产生好数 据的同时，也会将启动信号设为有效，此时验证模型可以直接检测到该启 动信号，然后从激励产生器中取出数据进行处理。

最后，验证模型检测到启动信号有效，此时验证模型直接从激励产生 器的另一处队列中直接去取数据和控制信号，而不用像传统架构中验证模 型一样，需要按照接口的时序要求去花费时间接收下所有数据。此时，验 证模型已经得到完整的报文和处理报文所需要的所有控制信号，这样就可 以直接对报文数据按照设计的要求进行处理，再根据待测试设计模块的输 出接口行为，对处理完的数据进行存储，等待和待测试设计模块的结果比 较。

本发明具有激励产生器和验证模型同时启动工作的功能，而验证模型 在同一时刻就处理完所有操作。

本发明的技术内容及技术特征已揭示如上，然而熟悉本领域的技术人 员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修 饰，因此，本发明保护范围应不限于实施例所揭示的内容，而应包括各种 不背离本发明的替换及修饰，并为本专利申请权利要求所涵盖。