一种基于Si-PIN探测器阵列的高分辨率X射线能谱仪

摘要

本发明公开了一种基于Si-PIN探测器阵列的高分辨率X射线能谱仪，能谱仪的探测器选用m行×n列的Si-PIN探测器阵列，每一行探测器共用一个电荷灵敏放大器，共有n列，探测器检测到的X射线经放大器放大后分别被送入时间甄别单元与信号滤波加权单元，形成n路时间信号和单路能量信号。在数字多道脉冲幅度分析器的内部，时间信号与能量信号经离线校正模块和梯形成形模块的处理，提取到精确的脉冲幅值，最终输出X射线的能谱。本发明的有益效果是增大了探测器检测X射线尤其是高能X射线时的探测效率，解决了常规情况下使用探测器阵列时引入较大噪声的问题，提高了信噪比，有效提高了X射线能谱仪的能量分辨率。

说明书

技术领域

本发明涉及核仪器技术领域，尤其涉及一种使用Si-PIN探测器阵列的高 分辨率X射线能谱仪。

背景技术

X射线能谱仪是一种利用不同元素特征X射线能量的不同来展谱从而进行 成分分析的仪器，它主要由探测器、放大器、脉冲幅度分析器组成，现已在 选矿、化工、冶金、地质勘查、环境监测、生物医学等领域发挥重要作用。 当前，研制高分辨率的X射线能谱仪已经成为核仪器领域的研究热点。

Si-PIN探测器是一种以半导体材料Si作为探测器基体，采用 P-I-N(Positive-Intrinsic-Negative)结构,包括一层P型半导体(多数载流子是 空穴，受主杂质为主导)、一层N型半导体(多数载流子为电子，施主杂 质为主导，)以及二者中间的本征半导体I层，结合平面工艺和离子注入工 艺制作出的高性能核辐射探测器，它具有结电容小、漏电流低、响应时间快、 抗磁场干扰能力强、位置分辨率好、能量分辨率高等特点，因此是适用于高 分辨率能谱仪的理想探测器。

通用能谱仪主要分为模拟型和数字型两大类。近年来，随着微电子技术 的快速发展，大规模的现场可编程门阵列(Field－ProgrammableGateArray， 简称FPGA)得以实现，基于FPGA的数字多道能谱仪也相继被研制出来。 数字能谱仪通过数字滤波、数字脉冲反堆积和数字峰值保持等算法取代传统 的模拟成形放大电路、峰值采样电路等，从而实现高计数率、低温漂和小型 化，因此成为当前X射线能谱仪设计的首选方案。

发明内容

为解决上述技术问题，本发明的目的是提供一种基于Si-PIN探测器阵列 的高分辨率X射线能谱仪，解决了常规情况下使用单一Si-PIN探测器测量X 射线尤其是高能X射线时探测效率低，计数率下降，能量分辨率变差的问题。

一种基于Si-PIN探测器阵列的高分辨率X射线能谱仪，包括Si-PIN探 测器阵列、电荷灵敏放大器阵列、RC有源滤波单元、信号加权单元、时间 甄别单元及数字多道脉冲幅度分析器；

所述Si-PIN探测器阵列是由Si-PIN探测器组合成m行×n列的探测器阵 列，所有Si-PIN探测器阴极相连，每一行Si-PIN探测器阳极并联，并通过 偏置电阻连接高压电源；

所述每一行Si-PIN探测器使用同一个电荷灵敏放大器，不同行间使用的 电荷灵敏放大器组成电荷灵敏放大器阵列；

Si-PIN探测器阵列将接收到的X射线转换为电荷信号，并通过电荷灵敏 放大器阵列放大后获得核脉冲信号。

与现有技术相比，本发明的一个或多个实施例可以具有如下优点：

改善了单一Si-PIN探测器应用于X射线检测时探测效率低、计数率不足 的缺点，同时解决了使用大规模Si-PIN探测器阵列时噪声大、信噪比低、系 统能量分辨率差的问题。

附图说明

图1是基于Si-PIN探测器阵列的高分辨率X射线能谱仪系统原理图；

图2是Si-PIN探测器阵列与电荷灵敏放大器阵列结构示意图；

图3是数字多道能谱仪系统内部框图；

图4是本发明电荷灵敏放大器电路图；

图5(a)和5(b)是时间甄别功能示意图与时间甄别电路图；

图6是本发明RC有源滤波电路图；

图7是本发明信号加权电路原理图；

图8是离线校正功能示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合实施例及附图 对本发明作进一步详细的描述。

如图1所示为本发明的系统原理图，该系统包括探测器阵列、电荷灵敏 放大器阵列、RC有源滤波单元、信号加权单元、时间甄别单元以及数字多 道脉冲幅度分析器。

上述探测器阵列与电荷灵敏放大器阵列如图2所示，所述Si-PIN探测器 阵列是由Si-PIN探测器组合成m行×n列的探测器阵列，所有Si-PIN探测器 阴极相连，每一行Si-PIN探测器阳极并联，并通过偏置电阻连接高压电源；

所述每一行Si-PIN探测器使用同一个电荷灵敏放大器，不同行间使用的 电荷灵敏放大器组成电荷灵敏放大器阵列；Si-PIN探测器阵列将接收到的X 射线转换为电荷信号，并通过电荷灵敏放大器阵列放大后获得核脉冲信号。

上述电荷灵敏放大器阵列是由n路低噪声电源模块分别供电的阻容反馈 式电荷灵敏放大器阵列，且电荷灵敏放大器阵列中的每一路电荷灵敏放大器 后分别连接时间甄别电路和RC有源滤波电路。经RC有源滤波电路滤波成 形后的信号经加权电路叠加后形成单路的能量信号，该能量信号与时间甄别 电路中的时间甄别信号一起输送入数字多道能谱仪中进行处理后，输出X射 线能谱。

进一步，所述电荷灵敏放大器采用交流耦合阻容反馈式结构，反馈网络 中的电容用来收集电荷，电阻为电荷提供泄放通路，放大器输入级使用JFET 场效应管，放大级采用折叠型电路结构，放大后的信号再经过一级高速低噪 声运放二次放大，提高信噪比。

进一步，所述时间甄别电路以比较器芯片为核心，电荷灵敏放大器输出 的信号触发比较器产生对应时刻的方波信号，实现甄别功能。

进一步，所述RC有源滤波电路由运算放大器构成，电荷灵敏前置放大 器输出的信号经滤波成形后输出低噪声的高斯信号。

进一步，所述加权电路由运算放大器组成的反向求和运算电路构成，实 现不同电荷灵敏放大器通道信号的叠加。

进一步，所述数字多道能谱仪以FPGA为核心，基于快慢双通道梯形成 形器，可以实现离线校正、计数率校正、上升时间甄别、脉冲幅度提取、基 线估计与恢复、软增益调节等功能。

上述阵列中所有探测器由同一高压电源提供偏置电压。当入射X射线进 入Si-PIN探测器的灵敏区后与其发生相互作用产生电子空穴对，在偏置电压 作用下形成偏置电流，该电流脉冲信号经电荷灵敏放大器后形成幅值增大的 双指数信号。

由于制作工艺的限制，单个Si-PIN探测器的灵敏区面积不能太大，导致 了使用单一Si-PIN探测器测量X射线尤其是高能X射线时计数率较低，而 采用Si-PIN探测器阵列使得探测器的等效灵敏区面积变大，从而提高探测效 率，能够获得较高的计数率。根据电荷灵敏放大器等效噪声电荷的计算公式， ENC＝EC0+k·Ci(其中EC0为零电容噪声，k为噪声斜率，Ci为等效输入电 容)，如果所有探测器并联共用一个电荷灵敏放大器，其等效输入电容较大， 会引入较大的噪声，影响能量分辨率。因此本发明将探测器阵列中每一行探 测器共用一个电荷灵敏放大器，在保证能量分辨率的同时精简电路。

上述电荷灵敏放大器电路如图4所示，其中D代表每一行总的探测器， R4为探测器偏置电阻，为了使噪声最低，应该保证偏置电阻上的压差为0.5V， 因此偏置电阻阻值应在50M至200M范围，具体取值要根据实际探测器的漏 电流来选择。R4与交流耦合电容C10构成一个放电回路，其时间常数为τ1， 电荷灵敏放大器自身的反馈电阻R20-R24与反馈电容C19构成一个放电回路， 时间常数为τ2，C11与R11构成后级微分成形电路，其时间常数为τ3，为了 使电路没有明显的极零点τ3必须小于τ1和τ2，据此要选择各个回路合适的 电阻、电容值。输入信号通过C10耦合至后级电路，同时直流电压被C10隔 离，从而保证输入级JFET有稳定的静态工作点。因为输入级JFET的C_iss与 探测器等效电容相等时信噪比最高，因此需要根据每一行探测器数量的多少 选择合适的JFET。当探测器较多时，其等效电容较大，此时选择2SK147、 2N6550或者多个JFET并联；当探测器数量较少时，其等效电容较小，此时 选择2SK152、2N4416。放大器的放大级采用折叠型结构，R12、R14、Q4 与R2、R6、Q1分别构成两个恒流源，因为流入输入级JFET的电流为流过 R2的电流减去流入Q1的电流，因此可以根据不同型号的JFET所需要的漏 源电流确定两个恒流源的电流值，使得JFET有最大的增益。为了进一步提 高信噪比，本发明采用OPA683型高速低噪声电流型运算放大器对前级输出 的信号进行放大。由于前级输出信号的时间常数τ1，τ2较大，不能直接对该 信号进行放大，否则在高计数率情况下，放大器的输出会满幅度过载，因此 要先对前级放大器输出的信号进行CR微分整形，调整其成形时间，进而获 得理想的双指数信号。

放大器输出的信号要分别经过加权单元与时间甄别单元的处理，再送入数 字多道脉冲幅度分析器中。其中信号加权单元电路如图7所示，该电路以 LMH6639型运算放大器为核心，构成反相求和电路，将各路放大器输出的信 号进行叠加，得到总的单路能量信号。与此同时，每一路信号的噪声也会被 加权电路叠加，导致单路能量信号的信噪比大幅降低，因此需要预先对各路 信号进行滤波处理。滤波电路如图6所示，该电路以AD8011型运算放大器 为核心，构成二阶RC有源滤波电路，可以有效滤除输入信号的高频噪声， 从而降低叠加后单路能量信号的噪声，提高信噪比。时间甄别功能的实现过 程如图5(a)所示，当电荷灵敏放大器有信号输出时，相应时刻产生与其对应 的方波信号，从而形成对应通道的地址信号实现甄别功能。该时间甄别单元 的电路如图5(b)所示，它以CMP402比较器为核心，通过设置输入端的参考 电压(参考电压值应大于信号的噪声值，小于信号的幅值)，当输入信号大 于参考电压时即可产生方波信号。

上述数字多道脉冲幅度分析器内部结构如图3所示，它以FPGA芯片为 核心，单路能量信号与时间甄别信号被送入进行处理。由于RC有源滤波后 的信号变为高斯信号，此时不利于数字多道进行处理，因此需要进行反褶积 运算，将叠加后的能量信号还原为双指数信号，再分别送入快通道与慢通道 中，经过数字梯形成形的幅度提取，最终形成能谱。

由于每一个Si-PIN探测器与每一路电荷灵敏放大器都不会完全一致，导 致不同通道之间存在差异，因此必须对每一个通道进行离线校正才能进行谱 线合成，否则无法保证合成谱的能量分辨率。离线校正功能的实现过程如图 8所示，离线校正模块能够根据各时间甄别电路输出的方波信号判断出单路 能量信号中的每一个信号所对应的通道地址，进而在慢通道梯形成形时乘以 相应通道的校正因子(校正因子是根据各通道与基准通道之间的误差确立出 的二元关系式)，从而得到精确的信号幅值，提高系统能量分辨率。

该方案的优点主要有以下三点：1.采用探测器阵列代替了常规的单一探测 器增大了探测器灵敏区的有效面积，提高了探测器的计数率。2.采用电荷灵 敏放大器阵列代替常规的单一电荷灵敏放大器，能够大幅减小等效输入电容， 降低等效噪声电荷，提高信噪比。3.增加离线校正功能，能够最精确的提取 出信号幅值，提高系统能量分辨率。

虽然本发明所揭露的实施方式如上，但所述的内容只是为了便于理解本 发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内 的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的 形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所 附的权利要求书所界定的范围为准。