一种基于FPGA多处理器的数字存储示波器

摘要

一种基于FPGA多处理器的数字存储示波器。本发明能够有效的提高整体的测量效率，不仅减少“死区时间”，而且提高波形捕获率，对电路中的故障调试的速度也得到提高。其中包括信号调理及触发模块、并行波形采集模块、波形协处理模块、核心处理器及显示模块；其结构要点是：信号调理及触发模块包括放大器、A/D采样和触发时基，并行波形采集模块包括第一路采样处理器、第二路采样处理器，分别与之相连的FIFO，通过FIFO输出的信号送给核心处理器；显示模块包括波形显示存储器、显示处理器、显存、显示器，波形协处理模块与波形显示存储器相连。