一种高精度异频群量子化相位同步系统

摘要

本发明公开了一种高精度异频群量子化相位同步系统，包括同步信号源模块、模糊区脉冲模块、相位差产生模块、相位同步检测模块、相位同步输出模块、显示模块和电源模块；同步信号源模块的信号输出端连接模糊区脉冲模块的信号输入端，模糊区脉冲模块的信号输出端分别连接相位差产生模块和相位同步检测模块，相位差产生模块和相位同步检测模块的信号输出端分别连接相位同步输出模块的信号输入端，相位同步输出模块的信号输出端连接显示模块的信号输入端。本发明采用异频群量子化相位处理方法，能够大幅度提高测量分辨率和同步精度，加强系统稳定性和可靠性。

说明书

技术领域

本发明涉及一种相位同步系统，尤其涉及一种高精度异频群量子 化相位同步系统。

背景技术

传统的相位同步系统是建立在同频信号基础之上，针对异频信号 的相位同步，目前只能借助混频、倍频以及高稳定度的频率综合器等 频率变换电路，使其频率归一化。而现有的频率变换电路结构复杂、 体积庞大，处理过程中增加了电路的噪声，无法保证同步精度。

发明内容

本发明的目的是提供一种高精度异频群量子化相位同步系统，采 用异频群量子化相位处理方法，能够大幅度提高测量分辨率和同步精 度，加强系统稳定性和可靠性。

本发明采用下述技术方案：

一种高精度异频群量子化相位同步系统，其特征在于：包括同步 信号源模块、模糊区脉冲模块、相位差产生模块、相位同步检测模块、 相位同步输出模块、显示模块和电源模块；同步信号源模块的信号输 出端连接模糊区脉冲模块的信号输入端，模糊区脉冲模块的信号输出 端分别连接相位差产生模块和相位同步检测模块的信号输入端，相位 差产生模块和相位同步检测模块的信号输出端分别连接相位同步输 出模块的信号输入端，相位同步输出模块的信号输出端连接显示模块 的信号输入端；

所述的同步信号源模块由原子频标组成，用以产生高稳定度的两 路同步信号；

所述的模糊区脉冲模块包括依次连接的模数转换模块、信号电平 标准转换模块、精细时延模块、模糊区脉冲产生模块和FPGA模块；

模数转换模块用于对输入的两路同步信号分别进行滤波、电压变 换和模拟信号处理，将输入的两路同步信号转换为两路同步数字信 号；

信号电平标准转换模块用于实现信号电平标准转换，以产生足够 的电压驱动后级电路；

精细时延模块用于对两路同步数字信号进行精细延；

模糊区脉冲产生模块用于产生两路同步数字信号的模糊区脉 冲，并将产生的模糊区脉冲送入相位差产生模块和相位同步检测模 块；

FPGA模块用于实现逻辑功能；

所述的相位差产生模块，用于对接收到的两路同步数字信号的 模糊区脉冲实现时延，使两路同步数字信号的模糊区脉冲获得个数或 宽度与相位差产生模块时延相等的相位差，并输出电平信号到相位同 步输出模块；

所述的相位同步检测模块，用于对两路同步数字信号的模糊区脉 进行与逻辑分析，产生相位同步点；根据所产生的相位同步点，即相 位同步检测模块输出的两路同步数字信号的模糊区脉冲，并将相位同 步检测模块输出的两路同步数字信号的模糊区脉冲送至相位同步输 出模块；

所述的相位同步输出模块，用于接收相位差产生模块输出的电平 信号以及相位同步检测模块输出的两路同步数字信号的模糊区脉冲， 并在模糊区脉冲的控制下输出同步脉冲并传送至显示模块；

所述的显示模块，用于接收相位同步输出模块输出的同步脉冲并 将同步结果进行显示。

所述的模数转换模块采用MC10116芯片。

所述的信号电平标准转换模块采用MC10125芯片。

所述的精细时延模块采用FPGA内部的固定延迟单元。

所述的模糊区脉冲产生模块采用74LS00与门芯片。

所述的相位差产生模块采用双稳态触发器74LS279。

所述的相位同步检测模块采用74LS00与门芯片。

所述的数转换模块的输入端和相位同步输出模块的输出端分别 设置有SMA输入接口和BNC输出接口。

相对于传统的相位同步技术，本发明无需高稳定度的频率合成电 路，利用异频群量子化相位处理方法能够大幅度提高测量分辨率和同 步精度，本发明中的电路结构简单，成本低廉，相位噪声低，由于群 量子化相位的累积，任意时刻的任意相位差均以群量子化为间隔严格 同步。相对于异频架构下的相位群同步技术以及相位群处理技术，由 于采用了区别于相位群同步和相位群处理技术原理的异频群量子化 相位处理方法，本发明的测量分辨率和同步精度均得到了大幅度提 高，系统更加稳定，可靠性更高，任意相位差之间的同步精度优于 0.5纳秒。

附图说明

图1为本发明的原理框图。

具体实施方式

以下结合附图和实施例对本发明作以详细的描述：

如图1所示，本发明所述的高精度异频群量子化相位同步系统， 包括同步信号源模块、模糊区脉冲模块、相位差产生模块、相位同步 检测模块、相位同步输出模块、显示模块和电源模块；同步信号源模 块的信号输出端连接模糊区脉冲模块的信号输入端，模糊区脉冲模块 的信号输出端分别连接相位差产生模块和相位同步检测模块的信号 输入端，相位差产生模块和相位同步检测模块的信号输出端分别连接 相位同步输出模块的信号输入端，相位同步输出模块的信号输出端连 接显示模块的信号输入端。

所述的同步信号源模块由原子频标组成，用以产生高稳定度的 两路同步信号；同步信号源模块将产生的高稳定度的两路同步信号输 送至模糊区脉冲模块；

所述的模糊区脉冲模块，首先对输入的两路同步信号分别进行 滤波、电压变换和模拟信号处理，将输入的两路同步信号转换为两路 同步数字信号；然后对两路同步数字信号实现信号电平标准转换，以 产生足够的电压以驱动后级电路；再将经电平标准转换的两路同步数 字信号进行精细延时，并对经精细延时后的两路同步数字信号进行相 位同步检测，最终输出两路同步数字信号的模糊区脉冲，并将两路同 步数字信号的模糊区脉冲分别输送至相位差产生模块和相位同步检 测模块。

所述的模糊区脉冲模块包括依次连接的模数转换模块、信号电 平标准转换模块、精细时延模块、模糊区脉冲产生模块和FPGA模块；

模数转换模块可采用MC10116芯片，能够对输入的两路同步信 号分别进行滤波、电压变换和模拟信号处理，将输入的两路同步信号 转换为两路同步数字信号；

信号电平标准转换模块可采用MC10125芯片，用于实现信号电 平标准转换，以产生足够的电压驱动后级电路。

精细时延模块用于对两路同步数字信号进行精细延，精细时延 模块可采用FPGA模块内部的固定延迟单元。

模糊区脉冲产生模块可采用74LS00与门芯片，用于产生两路同 步数字信号的模糊区脉冲，模糊区脉冲的个数或宽度表示两路同步数 字信号的同步程度。产生的模糊区脉冲被送入相位差产生模块和相位 同步检测模块，经相位差产生模块和相位同步检测模块处理后最终送 入相位同步输出模块，用于控制两路同步数字信号的相位差输出。

模糊区脉冲产生模块可利用FPGA模块内部与门芯片。

FPGA模块用于实现逻辑功能，属于FPGA利用的公知技术，在 此不再赘述。

两路同步信号经模数转换模块和信号电平标准转换模块分别进 行模数转换和信号电平标准转换处理后，成为两路同步数字信号；两 路同步数字信号分别经精细时延模块进行精细延迟，且每一路同步数 字信号进行精细延迟后均与该路同步数字信号进行与逻辑分析，产生 该路同步数字信号的相位同步脉冲信号；两路并行的相位同步脉冲信 号再经与逻辑分析，最终获得两路同步数字信号的模糊区脉冲，并送 入相位差产生模块和相位同步检测模块。与逻辑分析由模糊区脉冲产 生模块实现。

所述的相位差产生模块可采用双稳态触发器74LS279，用于产生 两路同步数字信号的相位差结果。相位差产生模块对接收到的两路同 步数字信号的模糊区脉冲实现时延，使两路同步数字信号的模糊区脉 冲获得个数或宽度与相位差产生模块时延相等的相位差，并输出电平 信号到相位同步输出模块。

当相位差产生模块对两路同步数字信号的模糊区脉冲实现时延 后，两路同步数字信号的模糊区脉冲能够获得个数或宽度与相位差产 生模块时延相等的相位差，从而在相位差产生模块的输入端产生10， 00，01，11这四种电平状态。当输入端电平状态为10时，相位差产 生模块输出电平信号为1；当输入端电平状态为00时，相位差产生 模块输出电平信号保持为1；当输入端电平状态为01时，相位差产 生模块输出电平信号为0，当输入端电平状态为11时，通过相位同 步检测模块即74LS00与门芯片完成一个同步周期，一个同步周期结 束就是下一个同步周期的开始，周而复始，以群量子化为间隔保持 了两异频信号之间的严格相位同步。

所述的相位同步检测模块，可采用74LS00与门芯片，用于对两 路同步数字信号的模糊区脉进行与逻辑分析，产生相位同步点，即相 位同步检测模块输出的两路同步数字信号的模糊区脉冲，并将相位同 步检测模块输出的两路同步数字信号的模糊区脉冲送至相位同步输 出模块。根据所产生的相位同步点，即可判断出两路数字信号以群量 子化为周期的相位同步性。群量子化是两路同步数字信号在与逻辑分 析过程中通过相位量子化的累积形成的。

所述的相位同步输出模块可采用数据选择器74LS257，相位同步 输出模块用于接收相位差产生模块输出的电平信号以及相位同步检 测模块输出的两路同步数字信号的模糊区脉冲，并在模糊区脉冲的控 制下输出同步脉冲并传送至显示模块。

所述的显示模块可采用LCD液晶显示器，用于接收相位同步输 出模块输出的同步脉冲并将同步结果进行显示。

电源模块对整个系统进行供电，可采用开关电源，相比于模拟电 源具有输出稳定的优点。

为了保证信号传输稳定，本发明中还在模数转换模块的输入端和 相位同步输出模块的输出端分别设置有SMA输入接口和BNC输出 接口，SMA输入接口用于分别连接两组输入信号电缆，BNC输出 接口用于连接输出信号电缆。

综上所述，传统的相位同步技术原理是建立在同频信号基础之 上，而针对异频信号的相位同步，目前只能借助混频、倍频以及高稳 定度的频率综合器等频率变换电路，使其频率归一化。频率变换电路 结构复杂、体积庞大、增加了电路的噪声，同步精度不易保证。相对 于传统的相位同步技术，本发明无需高稳定度的频率合成电路，利用 异频群量子化相位处理方法大幅度提高测量分辨率和同步精度，电路 结构简单，成本低廉，相位噪声低，由于群量子化相位的累积，任意 时刻的任意相位差是以群量子化为间隔严格同步。

本发明相对于异频架构下的相位群同步技术以及相位群处理技 术，由于采用了区别于相位群同步和相位群处理技术原理的异频群量 子化相位处理方法，测量分辨率和同步精度均得到了大幅度提高，系 统更加稳定，可靠性更高，任意相位差之间的同步精度优于0.5纳秒。