一种排序式恒虚警门限的计算方法

摘要

该发明公开了一种基于FPGA的低延迟蝶形流水排序法，属于雷达信号处理技术，特别涉及数字信号排序技术。一个蝶形处理单元首先按元素个数为奇、偶分两种情况对参考单元序列分组，分别进行“组内”及“组间”排序，然后对蝶形处理器进行流水复用处理，即对数据进行并行遍历排序，直到运行n-1个时钟后整个排序结束。该方法通过采用并行排序，大大提高了信号处理速度，降低了处理延迟；克服了传统OS？CFAR处理牺牲太多时间的缺点。