一种基于FPGA的FLAC硬件解码器及解码方法

摘要

本发明公开了一种基于FPGA的FLAC硬件解码器及解码方法，解码器包括FLAC文件缓存模块、预处理模块、主控模块、元数据解析模块、帧同步模块、帧解码模块、左右声道缓存控制器、逆去相关模块、I2S接口模块，晶振，SRAM芯片。基于FLAC硬件解码器的核心电路如FLAC文件缓存模块、预处理模块、主控模块、元数据解析模块、帧同步模块、帧解码模块、左右声道缓存控制模块、逆去相关模块、I2S接口模块集成于FPGA中。本发明最高支持192KHz，24bit的FLAC音频的解码，采用标准的I2S接口输出音频PCM数据。