具有电流缓冲以缩减补偿电容器大小及提供宽范围的外部电容器等效串联电阻(ESR)值的USB调节器

摘要

本发明涉及一种电压调节器，其包括在运算放大器的第一级与最后一级功率晶体管之间添加的大gm电流缓冲驱动器。此电流缓冲允许显著缩减实现调节器稳定所需的最大内部及外部补偿电容。电流缓冲补偿电路允许宽范围的外部电容器大小，从而增加在选择外部电容器类型(具有低到高额定等效串联电阻ESR)方面的灵活性。

说明书

相关申请案的交叉参考

本申请案主张2013年3月14日申请的共同拥有的序列号为61/780,985的美国临时 专利申请案的优先权，为了所有目的，所述申请案特此以引用的方式并入本文中。

技术领域

本发明涉及USB电压调节器，且尤其涉及具有电流缓冲以缩减补偿电容器大小且 提供宽范围的外部补偿电容器等效串联电阻(ESR)值的USB电压调节器。

背景技术

USB电压调节器以极低等效串联电阻(ESR)值(例如，约10毫欧姆)操作。此ESR值 不是非常准确，因为陶瓷电容器制造商很少在其数据表中指定ESR值。此外，精确值取 决于外部电容器的额定大小/电压设计，且可基于用户连接拓扑(电路板布局及其上所使 用的组件)变化，例如，并联放置多个小电容器，借此减小ESR；或使用薄/长印刷电路 板迹线以连接到电容器，借此增加铜迹线电阻ESR。通常，外部补偿低压降(LDO)电压 调节器使用大值外部电容器以获得稳定性及有限额定ESR范围。归因于取决于负载条件 的ESR值的可变化零极点位置，ESR值将严重影响LDO电压调节器的设计。因此，为 了使电压调节器保持稳定，具有USB界面的现有产品使用需要非常大外部电容器大小 及ESR值的变动的标准电压调节器架构。

参考图1及1A，描绘展示不同ESR情境的各种频率响应图。图1(a)展示期望正常 频率响应。图1(b)展示ESR太高的情境。图1A(c)展示ESR太低的情境。及图1A(d)展 示导致可怕的“死亡隧道”的ESR。

发明内容

因此，需要显著地改进具有小到大ESR值的外部电容器的范围且缩减内部补偿电容 值的大小以稳定相关联电压调节器，尤其是低压降(LDO)电压调节器。

根据实施例，电压调节器可包括：运算放大器；gm加强电流缓冲驱动器；输出功 率驱动器，其中电流缓冲驱动器可耦合在运算放大器与输出功率驱动器之间；电流反馈 电路，其耦合在输出功率驱动器与电流缓冲驱动器之间；及反馈环路，其耦合在输出功 率驱动器与运算放大器之间。

根据另一实施例，gm升压电路可耦合到电流缓冲驱动器。根据另一实施例，gm升 压电路增加电流缓冲驱动器输入阻抗。根据另一实施例，gm升压电路使电流缓冲驱动 器能够具有大gm值。根据另一实施例，偏置电路可耦合到电流缓冲驱动器以为电流缓 冲驱动器的gm升压设定偏置比率。根据另一实施例，可提供启用/停用功能以启用/停用 偏置电路以缩减维持电流。根据另一实施例，补偿电容器可耦合在输出功率驱动器与运 算放大器的共源共栅节点之间。根据另一实施例，电压调节器可为低压降(LDO)电压调 节器。根据另一实施例，运算放大器可具有适于耦合到参考电压的第一输入，及耦合到 反馈环路的第二输入。根据另一实施例，运算放大器可为低增益且高带宽放大器。根据 另一实施例，低增益且高带宽放大器可为折叠式共源共栅放大器。根据另一实施例，运 算放大器可包括用于降低折叠式共源共栅放大器的输出阻抗的二极管连接PMOS晶体 管。根据另一实施例，电流缓冲驱动器可为运算跨导放大器(OTA)。

根据另一实施例，电流反馈电路可感测在输出功率驱动器处的电流改变。根据另一 实施例，电流反馈电路可提供瞬态加强以实现经改进的负载调节。根据另一实施例，电 流反馈电路可自输出电压节点提供反馈电压。根据另一实施例，电流缓冲驱动器可具有 低输出阻抗。根据另一实施例，可提供在偏置电路中的电容器以用于改进偏置电路的抗 噪声度。根据另一实施例，电压调节器可为USB电压调节器。根据另一实施例，电流 缓冲驱动器可具有低输入阻抗，且可提供可实质上不影响电压调节器主要极点的高频率 极点。

附图说明

可通过参考结合附图理解的以下描述获取本发明的更完全理解，在图中：

图1及1A说明展示不同ESR情境的各种频率响应图；

图2说明根据本发明的特定实例实施例的USB电压调节器的示意框图；

图3、3A及3B组合说明根据本发明的特定实施例具有偏置、gm升压、电流驱动器 及电流反馈电路的折叠式共源共栅放大器的示意图；及

图4及5说明根据本发明的教示的瞬态及调节响应曲线。

尽管本发明易于具有各种修改及替代形式，在图示中展示且本文详细描述本发明的 特定实例实施例。然而，应理解，本文对特定实例实施例的描述并不希望将本发明限于 本文所揭示的特定形式，而是相反，本发明将涵盖如由所附权利要求书所界定的所有修 改及等效物。

具体实施方式

在典型低压降调节器(LDO)设计中，输出负载并非始终恒定。随着负载改变，输出 处的极点位置自相对高频率(全负载，例如，>30mA)变化到非常低频率(无负载或非常低 负载，例如，<100μA)，从而归因于大的功率PMOS晶体管大小而导致难以分离输出 极点与栅极极点。归因于负载电流的大转变范围(通常从非常低(小于250μA)到非常大 (约60mA))，USB调节器具有作为输出驱动器的非常大的功率PMOS晶体管。归因于此 独特应用，很难实现SoC(系统单晶片)设计(无电容器架构)。USB LDO电压调节器应用 需要外部电容器。外部电容器可具有自几毫欧姆到几十欧姆的范围内的非常不同ESR(等 效串联电阻)值，引起输出极零点位置剧烈偏移。因此，当在(例如但不限于)USB LDO 电压调节器中使用外部电容器时，需要将最后一级PMOS功率晶体管的栅极极点推到较 高频率。

根据各种实施例，一种电压调节器可包括在第一级运算放大器(OpAmp)与最后一级 功率晶体管(例如，p沟道金属氧化物半导体(PMOS)晶体管)之间添加的大gm(跨导)电流 驱动器(低阻抗电流缓冲放大器)。此电流缓冲允许最大内部补偿电容显著缩减到约3.7 微微法拉，且允许外部负载电容的工作范围自约0.4微法拉到约4.7微法拉。此外，根 据本发明的教示，电流缓冲给电路设计者提供更宽范围的可选择外部电容器大小。本文 所描述及主张的电流缓冲补偿电路允许缩减的外部电容器大小，从而增加整体电路板布 局效率及电容器选择灵活性。此外，根据各种实施例，电压调节器(例如，USB电压调 节器)可通过根据本发明的教示(例如但不限于)使用低压降(LDO)电压调节器电路设计消 耗更少电力。

根据各种实施例，可通过充分分离电压调节器电路内的极点以建立近似单极点系统 来处置ESR的各种值。参考图2，描绘根据本发明的特定实例实施例的电压调节器的示 意框图。调节器可包括低增益运算放大器(OpAmp)202、低阻抗电流缓冲驱动器204及 功率输出驱动器206，例如，PMOS。能够使用较小值的内部及外部电容的关键在于第 一级运算放大器202与最后一级功率输出驱动器206之间具有大gm电流驱动器缓冲放 大器204。图2的电压调节器可进一步包括偏置电路208、电流反馈210、反馈环路212、 补偿电容器214及gm升压电路218。此电压调节器可将电力(电压及电流)供应到外部负 载及电容器216，且可进一步用作USB电压调节器。

运算放大器202作为折叠式共源共栅配置的实施是归因于其独特架构，所述架构导 致在输出处的单一极点，此最小化其补偿的复杂性。电流缓冲驱动器204的作用如同连 接在运算放大器202与输出驱动器206之间的低阻抗驱动器。因为在电力供应操作期间 输出驱动器206可提供非常大量切换电流，所以归因于驱动器的大小，栅极电容显著地 高，借此导致在相对低频率产生极点。因此，电流缓冲驱动器204归因于其低阻抗特性 而将此极点推到超过单位增益频率的高频率以得到极点分离效果。为了实现此目的，有 必要提供电流缓冲驱动器204的相当大gm值。gm升压电路218可提供gm升压技术， 所述技术将在可感测输出驱动器206的输出处的电流改变的电流反馈210的帮助下增加 电流缓冲驱动器204的阻抗值。电流反馈210也可起到像在(例如，但不限于)USB电力 供应操作期间将帮助调节器的负载调节的瞬态加强电路一样的作用。

输入级运算放大器202可为低增益、高带宽放大器，其包括降低折叠式共源共栅放 大器的输出阻抗的二极管连接PMOS晶体管。参考图3、3A及3B，其组合描绘根据本 发明的特定实施例的具有gm升压、电流驱动器及电流反馈电路的折叠式共源共栅放大 器的示意图。因为以下原因，折叠式共源共栅放大器设计经选择用于输入级运算放大器 202：(1)架构仅在折叠式级的输出处形成一极点，其降低频率补偿的复杂性；(2)归因于 其为可适于驱动电容性负载(例如，晶体管384的栅极)的OTA(运算跨导放大器)的特性， 其为放置在其后的图3B中所展示的电流缓冲器204的源极跟随器级提供良好驱动能力； 及(3)其折叠式级(图3A中所展示的晶体管360及366)可用作间接补偿节点E的独特性。

图3中所展示为用于USB调节器的偏置电路208。在停用/断电操作期间可关闭晶 体管320、330、334及336以确保此电路将实质上不消耗DC电流。电容器322及342 为耦合电容器以改进VDD噪声消除，确保晶体管324、326及328的栅极以与VDD(节 点A)相同方式移动以消除功率噪声，导致Vsg_noise＝0。342类似地作用，以帮助晶体 管340具有更好的抗大地噪声性，导致Vgs_noise＝0。节点M为到调节器电路的启用信 号，使得当停用时可关闭模块。

来自运算放大器202(图3A，节点C)的输出级(晶体管350、360及366)接着连接到 PMOS第二级晶体管384的栅极。当查看电流缓冲器204的放大器功能与晶体管384的 源极时，低阻抗建立将对于与系统主要极点相互作用无关的相当高频率极点，所述极点 连接到在功率输出驱动器206中的功率PMOS晶体管380，借此具有更有效率的极点分 离，且允许更容易的频率补偿。图3B中所展示的调节器电路的电流驱动器级晶体管 384(在电流缓冲器204中)使用电流缓冲器(晶体管384及394及电阻器372)建立低阻抗 环境，以分离在包括晶体管380的大功率输出驱动器206及调节器的内部级(运算放大器 202，图3A，节点C)上可见的极点。通过确切地将在晶体管380的栅极处的极点推到高 频域，在完全负载条件期间实际上在运算放大器202的输出(节点C)处留下唯一的主要 极点。为了实现此操作，可使用gm升压级。

升压级218可包括电流缓冲器204的图3B中所展示的晶体管368、370、374、376、 378、382、396、394、400、402、384及电阻器372。电流驱动器可包括电流缓冲器204 的图3B中所展示的晶体管370、384及394以及电阻器372，且电流反馈电路210可包 括电流缓冲器204的图3B中所展示的晶体管374、376、378、400、402及394。PMOS 电流缓冲驱动器204的gm可包括晶体管384，且可经耦合到两个电流源，一个电流源 来自偏置网络且另一个电流源作为包括晶体管378、400、402及376的电流反馈210来 自可包括晶体管380的功率输出级206。可通过晶体管396来固定偏置网络。接着在晶 体管368及370中比率化这些电流，以为驱动器晶体管384提供足够量电流，但基于晶 体管396的有限电流反射镜而不足以增加更多电流。

反馈网络212可包括晶体管380，电阻器388及390可经耦合到输出晶体管380， 且当调节电路经历不同输出负载条件时，可主动地提供电流到电流驱动器晶体管384。 此反馈网络212提供反馈电压到运算放大器202的一个差分输入(晶体管356，图3A， 节点D)，以与连接到另一差分输入(晶体管354，图3A，节点H)的参考电压(来自未展 示的参考电压)相比较。仅需要将在图3A中的运算放大器202节点C的输出级与图3B 中耦合到输出节点N的电阻器388上方的调节器的输出级之间所要求的唯一的补偿电容 器定大小，以确保甚至进一步分离极点。此值限于小数目，以帮助稳定调节器系统。因 为简单电流缓冲器204包括晶体管368、370、374、376、378、382、396、394、400、 402、384及电阻器372，电压调节器的作用如同伪“单极点”系统，只要其在系统的带 宽内，其就独立于输出极点改变。因此，ESR的范围随同输出电容一起延伸。因此，根 据本发明的教示，可有效地使用更宽范围的外部电容器。

参考图4及5，描绘根据本发明的教示的瞬态及调节响应曲线。展示了反映系统的 AC响应的线路瞬态响应图表，其中在供应电压瞬态改变时，调节器输出为稳定的。这 些图表展示使用小补偿电容器的调节器系统是稳定的。

尽管通过参考本发明的实例实施例描绘、描述及界定本发明的实施例，此类参考不 暗示对本发明的限制，且不能推断此限制。如所属领域的技术人员与受益于本发明的人 士将想到的，所揭示的标的物能够具有形式及功能上的大幅修改、变更及等效物。本发 明的所描绘及描述实施例仅为实例，且并不详尽描述本发明的范围。