一种面向高性能计算的新型处理单元及计算机体系架构

摘要

本发明提供一种面向高性能计算的新型处理单元及计算机体系架构，包括：依次相连接的两个以上的最小逻辑单元，每相邻个个最小逻辑单元的两侧分别连接有对应于该相邻两个最小逻辑单元的内部存储控制器；最小逻辑单元包括两个相互连接的计算处理单元；与位于首尾的两个最小逻辑单元分别相连接的内部存储扩展器；其中，位于各个最小逻辑单元同一侧的各个内部存储控制器相连接，实现任意两个最小逻辑单元中的计算处理单元的连接。根据本方案，省却新型处理单元中除用于计算数据的模块以外的模块，以使得新型处理单元中能够更多的集成计算处理单元，提高数据计算能力；采用内部存储控制器与内部存储扩展器相结合，扩大了新型处理单元的存储空间。