一种带宽粒度可变的微波数字柔性转发技术的设计方法

摘要

本发明公开了一种带宽粒度可变的微波数字柔性转发技术的设计方法，它涉及通信领域中数字信号处理的滤波、抽取以及电路交换等技术。它通过对原有成熟的微波数字柔性转发技术进行进一步适用性改造，采用高效实现算法，尽量减少设备的功耗，且可通过配置参数在保持设计架构不变的前提下，兼容不同的信道化处理带宽。本发明通过改变存储器存储深度可灵活调整兼容不同的处理带宽，而整体结构不用调整，具有设备功耗低、可扩展能力强、处理带宽可变、处理分路路数灵活可变等优点，适用于同时处理多路信号且带宽粒度可变的场合。

说明书

技术领域

本发明涉及通信领域中的一种带宽粒度可变的微波数字柔性转 发技术的设计方法，具有设备功耗低、可扩展能力强、处理带宽可变、 处理分路路数灵活可变等优点，适用于同时处理多路信号且带宽粒度 可变的场合。

背景技术

微波数字柔性转发采用信道化技术可实现不同子信道间信号的 透明转发，但目前国内外设计的微波数字柔性转发设备通常为固定信 道处理带宽，应用相对固定，对于某些窄带应用的场合适应性较差。

发明内容

本发明所要解决的技术问题在于改变现有的柔性转发技术存在 的处理带宽固定问题，而提供一种带宽粒度可变的微波数字柔性转发 技术设计方法，通过参数配置可保持设计架构不变的前提下，兼容不 同的信道化处理带宽。本发明具有设备功耗低、可扩展能力强、处理 带宽可变、处理分路路数灵活可变等优点。

本发明的目的是这样实现的，它包括步骤：

①多个合路信号数据依次串行存储在第1存储器至第N+1存储 器，根据带宽粒度配置选择分路路数2M；所述的第1存储器至第N+1 存储器是深度为R的双端口RAM，其中N为自然数，M≤R；

②当第1存储器的写入地址到达M-1时，在高倍工作时钟控制 下，第1存储器至第N+1存储器同时分别按照读出地址0至M-1依 次读出M组合路信号数据；其中，每组合路信号数据有N+1个合路 信号数据；

③第1存储器至第N存储器的N个合路信号数据分别与第1组 滤波器系数至第N组滤波器系数一一对应相乘后相加，得到多相滤 波后的第M-1路子信道至第0路子信道的串行数据；第2存储器至 第N+1存储器的N个合路信号数据分别与第N+1组滤波器至第2N 组滤波器系数一一对应相乘后相加，得到多相滤波后的第2M-1路子 信道至第M路子信道的串行数据，从而实现可配置的分析滤波器组 多相滤波模块；

④分析滤波器组多相滤波后的两路串行数据在高倍工作时钟控 制下分别通过先入后出堆栈排列为一路串行数据，将这一路串行数据 进行2M点IFFT计算；

⑤将2M点IFFT计算结果采用“顺序写入，控制读出”的方式 得到交换后的串行数据；

⑥将交换后的串行数据进行2M点FFT计算，在高倍工作时钟 控制下将计算结果存入临时存储器，在数据时钟的控制下每次从临时 存储器中读出两个FFT计算结果；所述的临时存储器是深度为2R的 双端口RAM；

⑦将两个FFT计算结果分别经可配置多相滤波处理后得到两路 综合滤波器组多相滤波后的串行数据；

⑧两路综合滤波器组多相滤波后的串行数据经M倍内插延时后 重新整理排序输出一路串行数据；

完成带宽粒度可变的微波数字柔性转发技术的设计。

其中，所述的步骤①多个合路信号数据依次串行存储在第1存储 器至第N+1存储器，具体为：第1存储器在数据时钟的控制下写入 一个合路信号数据，数据写入地址是接着上一状态的写入地址在0至 M-1个地址中循环；当一个合路信号数据来时写入第1存储器的地址 a中，同时第1存储器地址a中的原存储数据将移入到第2存储器中 的对应地址中，以此类推，第1存储器至第N+1存储器组成一个相 互连接的串行存储结构。

其中，所述的步骤⑤具体为：将2M点IFFT计算结果送入电路 交换网络进行交换，采用“顺序写入，控制读出”的方式实现输入 端的任意一路子信道数据在输出端口的任意一个子信道输出；所述的 电路交换网络采用时隙电路交换方式，包括数据存储器和控制存储 器，数据存储器和控制存储器上的单元数均为2R。

其中，所述的步骤⑦中可配置多相滤波处理具体包括步骤：

(701)将输入数据依次串行存储在第1存储器至第N存储器； 所述的第1存储器至第N存储器是深度为R的双端口RAM；

(702)当第1存储器的写入地址到达M-1时，在高倍工作时钟 控制下，第1存储器至第N存储器同时分别按照读出地址0至M-1 依次读出M个输入数据，并分别与第1组滤波器系数至第N组滤波 器系数对应相乘后相加，得到多相滤波后的串行数据，从而实现可配 置的综合滤波器组多相滤波模块。

其中，所述步骤(701)具体为：第1存储器在数据时钟的控制 下写入一个输入数据，数据写入地址是接着上一状态的写入地址在0 至M-1个地址中循环；当一个输入数据来时写入第1存储器的地址a 中，同时第1存储器地址a中的原存储数据将移入到第2存储器中的 对应地址中，以此类推，第1存储器至第N存储器组成一个相互连 接的串行存储结构。

其中，所述的高倍工作时钟的频率大于或等于3倍的数据时钟的 频率。

本发明相比背景技术具有如下优点：

本发明对原有成熟的微波数字柔性转发技术进行了进一步适用 性改造，采用高效实现算法，利用N+1个深度为R的双端口RAM实 现最大2R路的分路，降低了设备的功耗。同时通过参数配置可保持 设计架构不变的前提下，对分路路数进行可变设计，兼容不同的信道 化处理带宽，增强其灵活性。

附图说明

图1是本发明实施例的微波数字柔性转发设备电原理方框图；

图2是本发明可配置的分析滤波器组多相滤波模块的实现原理 框图；

图3是本发明电路交换网络的实现原理框图；

图4是本发明可配置的综合滤波器组多相滤波模块的实现原理 框图。

具体实施方式

下面结合附图和具体实施方式对本发明做进一步详细的说明。

图1是本发明实施例的一种带宽粒度可变的微波数字柔性转发 设备电原理方框图，它包括可配置的分析滤波器组多相滤波模块、 FILO(First In Last Out)模块、可配置的IFFT模块、电路交换模块、可 配置的FFT模块、综合滤波器组多相滤波模块以及输出排序模块。

一种带宽粒度可变的微波数字柔性转发技术的设计方法，包括步 骤：

①多个合路信号数据首先经过第1至第N+1存储器，根据带宽 粒度配置选择分路路数2M；每个数据时钟写入第1存储器一个合路 信号数据，数据写入地址是接着上一状态的写入地址在0至M-1个 地址中循环；当一个合路信号数据来时写入第1存储器的地址a中， 同时第1存储器地址a中的原存储数据将移入到第2存储器中的对应 地址中，第2存储器的写入地址变化与第1存储器相同，以此类推， 第1至第N+1双端口RAM组成一个相互连接的串行存储结构；其中， 第1至第N+1存储器是深度为R的双端口RAM，N为自然数，M≤ R；

②当第1存储器的写入地址到达M-1时，在高倍工作时钟控制 下，第1至第N+1存储器同时分别按照地址0至M-1依次读出M组 合路信号数据；其中，每组合路信号数据有N+1个合路信号数据；

本发明的实施例中，高倍工作时钟的频率大于或等于3倍的数据 时钟的频率；原因在于作为存储器的双端口RAM在读出数据时，有 两个工作时钟的延时。

③第1至第N存储器的N个合路信号数据与第1至第N组滤波 器系数一一对应相乘后相加，得到多相滤波后的第M-1至第0路子 信道串行数据；第2至第N+1存储器的合路信号数据与第N+1至第 2N组滤波器系数一一对应相乘后相加，得到多相滤波后的第2M-1 至第M路子信道串行数据，从而实现可配置的分析滤波器组多相滤 波模块；

本实施例中，分析滤波器组多相滤波模块可由如图2中多组双端 口RAM串行实现，每块双端口RAM可以根据最大分路路数预先选 择存储深度，根据成型滤波器系数阶数决定RAM的块数N，如图2 所示可最大支持的分路路数为2R，共有N+1个RAM串行实现，即 成型滤波器系数阶数为2*N*R，而每组滤波器系数可由原型滤波器系 数抽取得到。以分路路数2M路为例，此时写入地址在0至M-1个地 址中循环，假设RAM1上一状态在地址1写入数据2M+1，在本次采 样时钟到来时紧接上个状态的写入地址1，将数据2M+2写入RAM1 的地址2中，同时将RAM1输出端口wr1保留数据M+2写入RAM2 的地址2中，将RAM2输出端口wr2保留数据2写入RAM3的地址 2中，以此类推。当写地址到达M-1时，在高倍时钟下，所有RAM 按照地址0至M-1的顺序同时读出数据，其中RAM1至RAMN和 RAM2至RAMN+1读出的数据分别与对应的系数相乘相加后得到各 路多相滤波结果，系数查找表可以复用从而节约资源。本实施例中， 双端口RAM可以动态配置分路路数，最大配置路数为2R，使得同 时支持多种路数动态切换，以适应系统需要。

④分析滤波器组多相滤波后的两路串行数据在高倍工作时钟 下，通过分别通过各自的FILO(First In Last Out)模块排列为一路串行 数据后送入可配置的IFFT模块，IFFT模块根据配置进行2M点IFFT 计算；

⑤将2M点IFFT计算结果接着送入基于采样的电路交换网络；

本实施例中，电路交换网络采用时隙电路交换方式，主要由数 据存储器和控制存储器组成，数据存储器和控制存储器上的单元数均 为2R，采用“顺序写入，控制读出”方式实现输入端的任意一路子 信道数据在输出端口的任意一个子信道输出。

本实施例中，分析滤波器组多相滤波模块可由如图3中数据存储 器和控制存储器实现，数据存储器和控制存储器可以根据最大分路路 数预先选择存储深度，如图3所示可最大支持的分路路数为2R。假 设需要将第10路子信道的信号和第20路子信道的信号进行交换，则 控制存储器的第10个单元中存储“20”，第20个单元中存储“10”， 各路子信道数据到来时顺序写入数据存储器单元中，读出时按照控制 存储器单元中存储的地址进行读出，即在第10个子信道位置读出第 20个子信道信号，在第20个子信道位置读出第10个子信道信号。

⑥将电路交换后的串行数据接着送入可配置的FFT模块，FFT 模块根据配置进行2M点FFT计算，并在高倍工作时钟下将计算结果 存入临时存储器，每个数据时钟从临时存储器中读出两个FFT计算 结果并分别送入两个可配置的综合滤波器组多相滤波模块中；其中， 临时存储器是深度为2R的双端口RAM；

⑦每个可配置的综合滤波器组多相滤波模块中，FFT计算结果首 先经过第1至第N存储器，第1至第N存储器是深度为R的双端口 RAM；每个数据时钟写入第1存储器一个FFT计算结果，数据写入 地址是接着上一状态的写入地址在0至M-1个地址中循环；当一个 FFT计算结果来时写入第1存储器的地址a中，同时第1存储器地址 a中的原存储数据将移入到第2存储器中的对应地址中，第2存储器 的写入地址变化与第1存储器相同，以此类推，第1至第N双端口 RAM组成一个相互连接的串行存储结构；

⑧当第1存储器的写入地址到达M-1时，在高倍工作时钟下， 第1至第N存储器同时分别按照地址0至M-1依次读出M个FFT计 算结果，并分别与N组滤波器系数对应相乘相加，得到综合滤波器 组多相滤波后的串行数据；

本实施例中，综合滤波器组多相滤波模块可由如图4中多组双端 口RAM串行实现，每块双端口RAM可以根据最大分路路数预先选 择存储深度，根据原型滤波器系数阶数决定RAM的块数N，如图4 所示可最大支持的分路路数为R，共有N个RAM串行实现，即原型 滤波器系数阶数为N*R，而每组滤波器系数可由原型滤波器系数抽取 得到。以分路路数M路为例，此时写入地址在0至M-1个地址中循 环，假设RAM1上一状态在地址1写入数据M+1，在本次采样时钟 到来时紧接上个状态的写入地址1，将数据M+2写入RAM1的地址 2中，同时将RAM1输出端口wr1保留数据2写入RAM2的地址2 中，以此类推。当写地址到达M-1时，在高倍时钟下，所有RAM按 照地址0至M-1的顺序同时读出数据，并分别与对应的系数相乘相 加后得到各路多相滤波结果，系数查找表可以复用从而节约资源。本 实施例中，双端口RAM可以动态配置分路路数，最大配置路数为R， 使得同时支持多种路数动态切换，以适应系统需要。

⑨两个综合滤波器组多相滤波模块的串行数据重新整理排序后 输出一路串行数据；

完成带宽粒度可变的微波数字柔性转发技术的设计。