集成电路的版图设计方法、版图设计系统和制作方法

摘要

本发明公开了一种集成电路的版图设计方法、版图设计系统和制作方法，包括：设计集成电路的初始拓扑结构和集成电路的每个晶体管的初始尺寸，以及，获取集成电路的每个晶体管的版图效应的相关参数的预设数值范围；对集成电路的初始拓扑结构、每个晶体管的初始尺寸和每个晶体管的版图效应相关参数的预设数值范围进行前仿真，以得到满足预设良率的目标版图设计参数，目标版图设计参数包括集成电路的目标拓扑结构和集成电路的每个晶体管的目标尺寸，以及，集成电路的每个晶体管的版图效应的相关参数的目标数值；根据目标版图设计参数，设计满足预设性能的集成电路的目标版图，保证了制作集成电路的良率，改善了现有设计版图时的设计周期长的情况。

说明书

技术领域

本发明涉及集成电路技术领域，更为具体的说，涉及一种集成电路的版 图设计方法、版图设计系统和制作方法。

背景技术

现今，随着集成电路技术的不断向节点工艺推进，晶体管特征尺寸也有 之前微米级上升为纳米级。而由于晶体管尺寸的进一步缩小，晶体管本身的 特性受到版图效应(layout dependent effect)的影响更为显著，例如受到阱邻 近效应和浅沟槽隔离应力效应等的影响，进而造成集成电路的制作良率低。

发明内容

有鉴于此，本发明提供了一种集成电路的版图设计方法、版图设计系统 和制作方法，通过在集成电路的版图设计过程中，加入版图效应的相关参数 的仿真，得到满足预设良率的目标版图设计参数，进而根据目标版图设计参 数的指导设计集成电路的目标版图，以保证后续制作集成电路的达到预期良 率。

为实现上述目的，本发明提供的技术方案如下：

一种集成电路的版图设计方法，包括：

S1、设计所述集成电路的初始拓扑结构和所述集成电路的每个晶体管的 初始尺寸，以及，获取所述集成电路的每个晶体管的版图效应的相关参数的 预设数值范围；

S2、对所述集成电路的初始拓扑结构、每个晶体管的初始尺寸和每个晶 体管的版图效应相关参数的预设数值范围进行前仿真，以得到满足预设良率 的目标版图设计参数，所述目标版图设计参数包括所述集成电路的目标拓扑 结构和所述集成电路的每个晶体管的目标尺寸，以及，所述集成电路的每个 晶体管的版图效应的相关参数的目标数值；

S3、根据所述目标版图设计参数，设计满足预设性能的所述集成电路的 目标版图。

优选的，所述对所述集成电路的每个晶体管的版图效应相关参数的预设 数值范围进行前仿真包括：

采用机器学习方法，对所述集成电路的每个晶体管的版图效应的相关参 数的预设数值范围进行仿真，且对所述相关参数的预设数值范围内的多个数 值进行蒙特卡洛统计分析。

优选的，所述机器学习方法为神经网络算法或高斯过程。

优选的，所述版图效应包括阱邻近效应和浅沟槽隔离应力效应中的至少 一种。

优选的，所述浅沟槽隔离应力效应的相关参数包括：栅极区第一边界至 有源区在相同方向的第一边界之间的距离SA、所述栅极区第二边界至所述有 源区在相同方向的第二边界之间的距离SB和所述栅极区内相邻两个栅极之 间的距离SD；

其中，所述浅沟槽隔离应力效应的相关参数的预设数值范围为：

SA＝(1+ra)*SAO；

SB＝(1+rb)*SBO；

SD＝(1+rd)*SDO

其中，ra、rb和rd均为相应参数允许变化范围，SAO、SBO和SDO均 为相应参数的预设初始数值。

优选的，所述步骤S3包括：

S31、根据所述目标版图设计参数，设计所述集成电路的初始版图；

S32、对所述初始版图进行设计规则检查和版图原理图对比；

S33、提取所述初始版图和互连相关参数；

S34、对所述集成电路进行后仿真，判断所述初始版图是否满足所述预设 性能，若是，则所述后仿真结束，且所述初始版图为所述目标版图；若否， 则进入步骤S35；

S35、判断所述初始版图是否在预设次数之内不满足所述预设性能，若是， 则返回步骤S31重新设计所述集成电路的初始版图；若否，则返回步骤S1重 新设计所述集成电路的初始拓扑结构和所述集成电路的每个晶体管的初始尺 寸。

相应的，本发明还提供了一种集成电路的版图设计系统，包括：

采集模块，所述采集模块用于设计所述集成电路的初始拓扑结构和所述 集成电路的每个晶体管的初始尺寸，以及，获取所述集成电路的每个晶体管 的版图效应的相关参数的预设数值范围；

前仿真模块，所述前仿真模块用于对所述集成电路的初始拓扑结构、每 个晶体管的初始尺寸和每个晶体管的版图效应相关参数的预设数值范围进行 前仿真，以得到满足预设良率的目标版图设计参数，所述目标版图设计参数 包括所述集成电路的目标拓扑结构和所述集成电路的每个晶体管的目标尺 寸，以及，所述集成电路的每个晶体管的版图效应的相关参数的目标数值；

以及，版图确定模块，所述版图确定模块用于根据所述目标版图设计参 数，设计满足预设性能的所述集成电路的目标版图。

相应的，本发明还提供了一种集成电路的制作方法，所述集成电路的制 作方法采用上述的集成电路的版图设计方法所设计的目标版图，制作所述集 成电路。

相较于现有技术，本发明提供的技术方案至少具有以下优点：

本发明提供的一种集成电路的版图设计方法、版图设计系统和制作方法， 包括：S1、设计所述集成电路的初始拓扑结构和所述集成电路的每个晶体管 的初始尺寸，以及，获取所述集成电路的每个晶体管的版图效应的相关参数 的预设数值范围；S2、对所述集成电路的初始拓扑结构、每个晶体管的初始 尺寸和每个晶体管的版图效应相关参数的预设数值范围进行前仿真，以得到 满足预设良率的目标版图设计参数，所述目标版图设计参数包括所述集成电 路的目标拓扑结构和所述集成电路的每个晶体管的目标尺寸，以及，所述集 成电路的每个晶体管的版图效应的相关参数的目标数值；S3、根据所述目标 版图设计参数，设计满足预设性能的所述集成电路的目标版图。

由上述内容可知，本发明提供的技术方案，通过在集成电路的版图设计 过程中，加入版图效应的相关参数的仿真，得到满足预设良率的目标版图设 计参数，而后根据目标版图设计参数的指导，设计满足预设性能的集成电路 的目标版图，以保证后续制作集成电路的达到预期良率；另外，在集成电路 的目标版图设计(即步骤S3)前，对版图效应的相关参数进行仿真，改善了 在设计目标版图(即步骤S3)过程中因考虑版图效应而出现加长设计周期的 情况。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实 施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面 描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不 付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本申请实施例提供的一种集成电路的版图设计方法的流程图；

图2为本申请实施例提供的一种多个晶体管版图；

图3为本申请实施例提供的另一种集成电路的版图设计方法的流程图；

图4为本申请实施例提供的一种集成电路的版图设计系统的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行 清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而 不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做 出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

正如背景技术所述，由于晶体管尺寸的进一步缩小，晶体管本身的特性 受到版图效应(layout dependent effect)的影响更为显著，例如受到阱邻近效 应和浅沟槽隔离应力效应等的影响，进而造成集成电路的制作良率低。

基于此，本申请实施例提供一种集成电路的版图设计方法，通过在集成 电路的版图设计过程中，加入版图效应的相关参数的仿真，得到满足预设良 率的目标版图设计参数，进而根据目标版图设计参数的指导设计集成电路的 目标版图，以保证后续制作集成电路的达到预期良率。具体的，结合图1和图 3所示，对本申请实施例提供的集成电路的版图设计方法进行详细的描述。

其中，参考图1所示，为本申请实施例提供的一种集成电路的版图设计方 法的流程图，版图设计方法包括：

S1、设计集成电路的初始拓扑结构和集成电路的每个晶体管的初始尺寸， 以及，获取集成电路的每个晶体管的版图效应的相关参数的预设数值范围。

具体的，在设计集成电路的版图之前，首先确定所设计集成电路的预设 良率，而后在预设良率的基础上确定集成电路的初始拓扑结构和集成电路的 每个晶体管的初始尺寸，以及，确定集成电路的每个晶体管的版图效应的相 关参数的预设数值范围。

其中，本申请实施例提供的版图效应包括阱邻近效应和浅沟槽隔离应力 效应中的至少一种。其中，阱邻近效应的相关参数包括有源区边界至阱区边 界的距离；而浅沟槽隔离应力效应的相关参数包括栅极区第一边界至有源区 在相同方向的第一边界之间的距离、栅极区第二边界至有源区在相同方向的 第二边界之间的距离和栅极区内相邻两个栅极之间的距离。

下面以浅沟槽隔离应力效应为例进行说明，具体参考图2所示，为本申 请实施例提供的一种多个晶体管版图，其中，本申请实施例提供的浅沟槽隔 离应力效应的相关参数包括：栅极区10第一边界至有源区20在相同方向的 第一边界之间的距离SA、栅极区10第二边界至有源区20在相同方向的第二 边界之间的距离SB和栅极区10内相邻两个栅极11之间的距离SD；

其中，浅沟槽隔离应力效应的相关参数的预设数值范围为：

SA＝(1+ra)*SAO；

SB＝(1+rb)*SBO；

SD＝(1+rd)*SDO

其中，ra、rb和rd均为相应参数允许变化范围，SAO、SBO和SDO均 为相应参数的预设初始数值。其中，本申请实施例提供的SAO、SBO和SDO 的预设初始值可以根据设计经验确定或固定设定为某值；以及，ra、rb和rd 的变化范围可以为不小于-0.5且不大于0.5。

S2、对集成电路进行前仿真。

对集成电路的初始拓扑结构、每个晶体管的初始尺寸和每个晶体管的版 图效应相关参数的预设数值范围进行前仿真，以得到满足预设良率的目标版 图设计参数，目标版图设计参数包括集成电路的目标拓扑结构和集成电路的 每个晶体管的目标尺寸，以及，集成电路的每个晶体管的版图效应的相关参 数的目标数值。

其中，对集成电路的初始拓扑结构、每个晶体管的初始尺寸和每个晶体 管的版图效应相关参数的预设数值范围进行前仿真，即，调整确定集成电路 的拓扑结构和晶体管的大小，以及，扫描晶体管的版图效应相关参数的数值， 同时对调整后的所有数据进行前仿真，直至得到满足预设良率的目标版图设 计参数为止，即直至得到目标拓扑结构、晶体管的目标尺寸和晶体管的版图 效应的相关参数的目标数值为止。

具体的，本申请实施例对晶体管的版图效应相关参数的预设数值范围进 行前仿真包括：采用机器学习方法，对集成电路的每个晶体管的版图效应的 相关参数的预设数值范围进行仿真，且对相关参数的预设数值范围内的多个 数值进行蒙特卡洛统计分析。可选的，本申请实施例提供的机器学习方法为 神经网络算法或高斯过程；此外，在本申请其他实施例中，机器学习方法也 可以为不同于上述类型的机器学习方法。

下面举例说明对集成电路的每个晶体管的版图效应的相关参数的预设数 值范围进行仿真：

其中，假设集成电路包括有m个晶体管，且每个晶体管包括有n个参数， m和n均为不小于1的正整数，则为k＝m*n维扫描仿真；其中，对每个参数 的数值范围取离散的若干个数值，且对每个参数的数值扫描的方向可以为自 最小值至最大值进行扫描。例如，结合图2所示的多个晶体管版图，对于某 一个晶体管而言，只考虑其浅沟槽隔离应力效应的相关参数SA和SB，则为 二维扫描；其中，SA取三个数值，SB取五个数值，而后对SA和SB的多个 数值进行蒙特卡洛统计分析，以得到良率的仿真结果。

S3、根据目标版图设计参数，设计满足预设性能的集成电路的目标版图。

其中，参考图3所示，为本申请实施例提供的另一种集成电路的版图设 计方法的流程图，其中，本申请实施例提供的步骤S3包括：

S31、根据目标版图设计参数，设计集成电路的初始版图；

S32、对初始版图进行设计规则检查和版图原理图对比；

S33、提取初始版图和互连相关参数；

S34、对集成电路进行后仿真，判断初始版图是否满足预设性能，若是， 则后仿真结束，且初始版图为目标版图；若否，则进入步骤S35；

S35、判断初始版图是否在预设次数之内不满足预设性能，若是，则返回 步骤S31重新设计集成电路的初始版图；若否，则返回步骤S1重新设计集成 电路的初始拓扑结构和集成电路的每个晶体管的初始尺寸。

由上述内容可知，本申请实施例提供的集成电路的版图设计方法，由于 步骤S2输出的目标版图设计参数带有良率信息，因此用该目标版图设计参数 指导后续设计目标版图，可以优化目标版图的设计过程，且可以整体缩短目 标版图的设计周期。

相应的，本申请实施例还提供了一种集成电路的版图设计系统，参考图4 所示，为本申请实施例提供的一种集成电路的版图设计系统的结构示意图， 其中，版图设计系统包括：

采集模块100，采集模块用于设计集成电路的初始拓扑结构和集成电路的 每个晶体管的初始尺寸，以及，获取集成电路的每个晶体管的版图效应的相 关参数的预设数值范围；

前仿真模块200，前仿真模块用于对集成电路的初始拓扑结构、每个晶体 管的初始尺寸和每个晶体管的版图效应相关参数的预设数值范围进行前仿 真，以得到满足预设良率的目标版图设计参数，目标版图设计参数包括集成 电路的目标拓扑结构和集成电路的每个晶体管的目标尺寸，以及，集成电路 的每个晶体管的版图效应的相关参数的目标数值；

以及，版图确定模块300，版图确定模块用于根据目标版图设计参数，设 计满足预设性能的集成电路的目标版图。

相应的，本申请实施例还提供了一种集成电路的制作方法，集成电路的 制作方法采用上述的集成电路的版图设计方法所设计的目标版图，制作集成 电路。

本申请实施例提供的一种集成电路的版图设计方法、版图设计系统和制 作方法，包括：S1、设计所述集成电路的初始拓扑结构和所述集成电路的每 个晶体管的初始尺寸，以及，获取所述集成电路的每个晶体管的版图效应的 相关参数的预设数值范围；S2、对所述集成电路的初始拓扑结构、每个晶体 管的初始尺寸和每个晶体管的版图效应相关参数的预设数值范围进行前仿 真，以得到满足预设良率的目标版图设计参数，所述目标版图设计参数包括 所述集成电路的目标拓扑结构和所述集成电路的每个晶体管的目标尺寸，以 及，所述集成电路的每个晶体管的版图效应的相关参数的目标数值；S3、根 据所述目标版图设计参数，设计满足预设性能的所述集成电路的目标版图。

由上述内容可知，本申请实施例提供的技术方案，通过在集成电路的版 图设计过程中，加入版图效应的相关参数的仿真，得到满足预设良率的目标 版图设计参数，而后根据目标版图设计参数的指导，设计满足预设性能的集 成电路的目标版图，以保证后续制作集成电路的达到预期良率；另外，在集 成电路的目标版图设计(即步骤S3)前，对版图效应的相关参数进行仿真， 改善了在设计目标版图(即步骤S3)过程中因考虑版图效应而出现加长设计 周期的情况。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用 本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易 见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下， 在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例， 而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。