法律状态公告日
法律状态信息
法律状态
2018-04-13
授权
授权
2015-09-30
实质审查的生效 IPC(主分类):G06F15/78 申请日:20150531
实质审查的生效
2015-09-02
公开
公开
技术领域
本发明涉及通信模块，尤其是涉及一种基于MPC8260处理器的嵌入式通信模块。
背景技术
MPC8280/MPC8270/MPC8260处理器是飞思卡尔(Freescale)公司(原摩托罗拉半导体 部)推出的新一代高性能、低功耗双内核通信处理器。目前，市场上采用比较多的是比较 成熟的MPC8260，在内核时钟主频为266M时，可以达到500MPIS，而功耗却小于2.5W。MPC8260 除了具有强大的通用嵌入式CPU处理能力外，还集成了大量通信处理(CPM)模块，如 ATM(AAL0/AAL1/AAL5)、快速以太网MAC层处理、HDLC、UART、IIC等，由于它具有上述强 大的功能，因此非常适合用在通信产品中，在早期的高端路由器上MPC8260处理器曾得到 广泛的应用。随着通信产品的升级换代和交换机技术的发展，对其采用的CPU提出了新的 要求。目前，很多高端的交换机、路由器等通信产品已经采用MPC8260作为核心处理器， 但是由于MPC8260的时钟频率很高，外围电路复杂，接口众多，因而设计技术难度很大， 如果设计上稍有考虑不周的地方，MPC8260就不能稳定可靠工作。
发明内容
本发明的目的是为了克服上述现有技术所存在的缺陷，提供一种低功耗、低成本、高 性能、人性化的基于MPC8260处理器的嵌入式通信模块。
本发明设有MPC8260处理器、存储器、CPM处理部分、显示及键盘模块；
所述存储器设有配置存储器、程序存储器、数据存储器、ATM链表存储器和IIC存储器； 所述CPM处理部分设有以太网接口、HDLC接口、LXT971接口；所述显示及键盘模块设有FPGA 芯片、显示存储器、配置芯片；
MPC8260处理器通过60X总线分别与配置存储器、程序存储器、数据存储器连接， MPC8260处理器通过LOCAL总线与ATM链表存储器连接，MPC8260处理器通过IIC总线与IIC 存储器连接；MPC8260处理器的通信处理器输出端口分别与以太网接口、HDLC接口、LXT971 接口连接；MPC8260处理器的通信处理器还通过8位UTOPIAL2总线与ATM交换网络互连； MPC8260处理器通过60X总线与FPGA芯片的CPU接口连接，FPGA芯片的内存管理接口与显 示存储器连接，FPGA芯片的显示接口用于外接EL显示器，FPGA芯片的键盘接口用于外接 键盘；FPGA芯片与配置芯片连接，MPC8260处理器通过60X总线外接缓冲电路。
所述MPC8260处理器为MPC8260PowerQUICC II，MPC8260内部结构主要有三个模块： PowerPC核(MPC603e)、通信处理模块(CPM)和系统接口单元(SIU)。
所述MPC8260嵌入式CPM以及外围电路部分主要包括如下几个方面：以太网接口、HDLC 接口、ATM UTOPIA接口等。8260CMP提供了两个10/100M自适应以太网接口、一个UTOPIA 接口、四个TDM(用以支持HDLC)接口和二个串口。
所述显示及键盘模块采用全FPGA设计，FPGA芯片为XILINX公司的XC2S100，共10万 个逻辑门。由于显示需要大量的存储器，故采用了外接一片CY7C1049BV33作为显示存储器 用，显存的容量为512K字节。电源转换芯片完成+3.3V到2.5V转换，送出2.5V电源供FPGA 使用。配置芯片完成对FPGA的上电加载。
时钟电路可由一片66MHZ晶体和时钟驱动芯片CY29947组成，66MHZ晶体产生的66M高 频时钟被送到时钟驱动电路CY29947，通过1∶10的时钟驱动，再将高频时钟送到其它集成 电路，如：8260、SDRAM等。
所述缓冲电路主要有两种，一种是用于本模块内部低速率器件的总线缓冲，如：FLASH、 BOOT ROM以及FPGA等；另一种缓冲电路为外部总线缓冲。
所述MPC8260EMB嵌入式模块地址空间分配由以下部分组成：板内存储器地址空间分配、 FPGA地址空间分配、对外地址空间分配、片选信号地址空间总结。
所述MPC8260 EMB对外信号定义，主要提供了五个对外连接器，它们分别是J1(64芯)、 J2(60芯)、J3(12芯)、J4(12芯)以及J5(16芯)。
本发明的优点是：
本发明提出了将MPC8260做成一个单独的嵌入式通信模块(EMB，Embedded system) 的设计，这个模块作为通信网络产品的嵌入式系统公共平台，只要将这个嵌入式模块做得 非常稳定，就很容易的移植到的其它通信产品中去，避免了项目的重复开发，同时也有利 于产品的量产。适合用于基于通信网络的各种复杂应用，如高端防火墙、高性能MODEM、路 由器、VPN接入服务器、无线路由器、网络存储设备(NAS)、VOIP网关、数字硬盘录像机 (Digital video recorder,DVR)、高端打印机、教学演示等设备的开发和预研工作。
附图说明
图1为本发明实施例的结构组成框图。
具体实施方式
下面结合附图对本发明作以下详细说明。
图1所示，本发明实施例设有MPC8260处理器1、存储器、CPM处理部分、显示及键盘 模块。所述存储器设有配置存储器21、程序存储器22、数据存储器23、ATM链表存储器24 和IIC存储器25；所述CPM处理部分设有以太网接口31、HDLC接口32、LXT971接口33； 所述显示及键盘模块设有FPGA芯片41、显示存储器42、配置芯片43。
MPC8260处理器1通过60X总线分别与配置存储器21、程序存储器22、数据存储器23 连接，MPC8260处理器1通过LOCAL总线与ATM链表存储器24连接，MPC8260处理器1通 过IIC总线与IIC存储器25连接；MPC8260处理器1的通信处理器输出端口分别与以太网 接口31、HDLC接口32、LXT971接口33连接；MPC8260处理器1的通信处理器还通过8位 UTOPIAL2总线与ATM交换网络互连；MPC8260处理器1通过60X总线与FPGA芯片41的CPU 接口连接，FPGA芯片41的内存管理接口与显示存储器42连接，FPGA芯片41的显示接口 用于外接EL显示器，FPGA芯片41的键盘接口用于外接键盘；FPGA芯片41与配置芯片43 连接，MPC8260处理器1通过60X总线外接缓冲电路5。
所述MPC8260处理器为MPC8260PowerQUICC II，MPC8260内部结构主要有三个模块： PowerPC核(MPC603e)、通信处理模块(CPM)和系统接口单元(SIU)。
所述MPC8260嵌入式CPM以及外围电路部分主要包括如下几个方面：以太网接口、HDLC 接口、ATM UTOPIA接口等。8260CMP提供了两个10/100M自适应以太网接口、一个UTOPIA 接口、四个TDM(用以支持HDLC)接口和二个串口。
所述显示及键盘模块采用全FPGA设计，FPGA芯片为XILINX公司的XC2S100，共10万 个逻辑门。由于显示需要大量的存储器，故采用了外接一片CY7C1049BV33作为显示存储器 用，显存的容量为512K字节。电源转换芯片完成+3.3V到2.5V转换，送出2.5V电源供FPGA 使用。配置芯片完成对FPGA的上电加载。
时钟电路可由一片66MHZ晶体和时钟驱动芯片CY29947组成，66MHZ晶体产生的66M高 频时钟被送到时钟驱动电路CY29947，通过1∶10的时钟驱动，再将高频时钟送到其它集成 电路，如：8260、SDRAM等。
所述缓冲电路主要有两种，一种是用于本模块内部低速率器件的总线缓冲，如：FLASH、 BOOT ROM以及FPGA等；另一种缓冲电路为外部总线缓冲。
所述MPC8260EMB嵌入式模块地址空间分配由以下部分组成：板内存储器地址空间分配、 FPGA地址空间分配、对外地址空间分配、片选信号地址空间总结。
所述MPC8260 EMB对外信号定义，主要提供了五个对外连接器，它们分别是J1(64芯)、 J2(60芯)、J3(12芯)、J4(12芯)以及J5(16芯)。
如前所述MPC8260处理器内含三大模块：
MPC603e是一高性能低功耗的嵌入式PowerPC处理核，主要处理高层任务。分别有16KB 独立的指令高速缓存和数据高速缓存，并有一个公共在片调试处理器(COP)。对整数操作 执行SPEC95基准。当核工作于200MHZ时，其处理能力可以达到280MIPS。
MPC8260的CPM内含通信处理器(CP)的能力很强，可以支持高比特率协议的通信，如 ATM(全双工155Mbps)和快速以太网(全双工100Mbps)、HDLC等。
SIU主要包括控制系统启动和初始化的若干功能，如操作、保护以及外部系统总线管理 等。
所述存储器的工作方式如下：
在本发明中采用了一片AT29LV040来作为配置存储器(BOOT ROM)，AT29LV040是一个8 位宽512K字节深度的电擦除FLASH，在通常情况下保存在其中的内容不能被改写，因此能 有效的保证数据的可靠性。在本发明中，AT29LV040的写允许被设为“1”。由于AT29LV040 为8位存储器，相应的应以8位读方式从存储器中读出内容；
程序存储器(FLASH)用来保存用户程序、操作系统程序以及其它工作过程中不用改变 的数据或程序等，程序存储器由2片Intel公司的FLASH芯片TE28F128组成，一共为32M 字节32位宽。为了防止工作中意外原因造成保存在FLASH中的数据或程序被改写，同时又 要能在需要时向其中烧录程序和数据，我们在设计中采用了保护措施，即：通过8260的PC8 端口与TE28F128的写允许管脚相连来达到保护目的，通常情况下，8260的PC8为低电平， 这样，TE28F128就不能被写入数据，防止了数据被意外改写；
数据存储器(SDRAM)由4片MT48LC8M16组成，一共为64M字节64位宽，MPC8260处理 器直接提供读写支持，只要将SDRAM的相应管脚与MPC8260正确相连即可。由于SDRAM的 工作速率较高，SDRAM必须直接与MPC8260的SDRAM总线相连，不能采用通过缓冲的方式；
ATM连接表存储器(LOCAL SDRAM)由两片MT48LC8M16组成，一共为32M字节32位宽， 用于保存ATM连接表内容等。如果不用ATM功能，此两片存储器可以不装。ATM连接表存储 器可以直接与MPC8260的LOCAL BUS相连；
IIC存储器用来保存一些经常改变而且对整个嵌入式系统不会有致命影响的数据，如电 话号码表等。在工作状态中CPU也可以向其写入数据。IIC存储器通过IIC总线与MPC8260 相连。
所述CPM处理部分其连接如下：
以太网接口芯片采用Intel公司的以太网PHY芯片LXT971，可直接支持100BASE-TX 和100BASE-TX数据传输的快速以太网物理层收发，同时LXT971提供pseudo-ECL(PECL) 接口以用于光纤传输。支持10Mbps和100Mbps全双工操作模式，并可设置成自适应、 并行检测或人工控制方式。除此之外，LXT971还有较为丰富的LED指示功能，可以指示如： LINK、发数据、收数据等状态。
由于MPC8260 EMB可提供两个10/100M自适应网口，因此硬件设计方案中采用两片 LXT971，通过与MPC8260的CPM中的MII接口互连即可。MPC8260也可以通过对LXT971的 管理接口操作实现对LXT971内的状态读取或寄存器设置，LXT971的管理地址为“000”和 “001”，MPC8260参与管理的IO管脚为PC10(MDC)和PC9(MDIO)。
以太网接口分别占用MPC8260的快速通信通道FCC2和FCC3；
MPC8260 EMB采用8位UTOPIA L2总线实现与ATM交换网络互连。在本实施例中，由于 MPC8260 EMB上集成电路较多，而印制板尺寸又较小，本模块只提供标准的8位UTOPIA L2 总线，这样做既可以减少集成电路及其外围电路，同时也能方便的与其它具有UTOPIA接口 的芯片互连，提高了使用的灵活性。
UTOPIA总线接口时钟频率为25MHZ时，总的带宽为200M左右，大于LVDS信号线的180M 带宽，因此，为了减少时钟频率过高造成的影响，在满足性能的条件下应尽可能的降低信 号的时钟频率，在8260嵌入式模块中，建议外部输入的UTOPIA收发时钟频率为25MHz。 ATM接口占用MPC8260的快速通信通道FCC1。可以通过设置MPC8260的寄存器工作在主模 式下也可根据需要设置为从模式；
目前提供了四个TMD(可以用作HDLC连接)接口，它们分别占用TDMA1，TDMB1，TDMC1， TDMD1，其管脚连接见表2。
MPC8260 EMB提供了一个主要用于调试的串口。调试串口占用MPC8260的SMC1通道。 另外提供了一个串口占用SMC2，SMC2与TDMA1共用管脚。TTL/RS232转换芯片采用MAX3232。 当本模块对外要提供四个TDM接口时，SMC2不能使用。SMC2一方面以RS232电平与连接器 相连，同时也以TTL电平与连接器相连。串口管脚连接及IIC管脚连接见表3、表4。
本发明显示及键盘模块：
在MPC8260 EMB的设计中，采用了硬件字库及其它图形功能方式，例如要画一个实心 方框，程序只要发出一条几个字节的命令，即可由硬件自动完成此实心方框的绘制，如要 在屏幕中写一长串汉字，也只需要发一条简短的命令即可实现，这样设计大大提高了CPU 处理图形界面的能力。
另一方面，为了兼容以前的基于画点方式的常用图形处理，在设计显示模块的时候也 提供了直接画点方式，以满足某些特殊的要求，如图片显示等。
支持的汉字点阵数为16×16，英文为16×8。屏幕刷新速率为每秒75次左右。
MPC8260 EMB采用CY7C1049BV33作为显示缓冲器。CY7C1049BV33共有512K字节内存， 将其分为16块，每块为32K字节。16点阵汉字库占用前9块，英文字母库占用接下来的一 个块,显示缓冲区及屏幕保存区分别占用第11,12，13以及14,15，16块。显示功能块表 见表5，控制命令字功能表见表6。
时钟及缓冲电路如下：
由于时钟驱动芯片驱动能力很高，被驱动的时钟信号能提供较强的电流，且为1∶10 的信号驱动，在时钟芯片工作时，其对电源和信号地产生的波动较大，为了不影响或减少 对整个嵌入式模块电源的干扰，在本实施例中我们采用了磁珠隔离的方式将整个嵌入式模 块的电源与时钟驱动电路的电源相互隔离，并且在布PCB板时将时钟驱动电路尽可能的与 其它敏感电路远离，时钟信号线也应与其它信号线间隔较大的距离，以不至于引起由EMI 带来的问题。在整个嵌入式模块中，共有MPC8260、本地SDRAM、SDRAM、FPGA以及送到板 外等五个地方用到66MHz高频时钟。
在本实施例中，缓冲电路主要有两种，一种是用于本模块内部低速率器件的总线缓冲， 如：FLASH、BOOT ROM以及FPGA等。另一种缓冲电路为外部总线缓冲，MPC8260的数据、 地址、控制信号通过缓冲电路送到板外，通过缓冲既可以提高信号的驱动能力，还可以将 外部总线与板内总线隔离起来，如果外部总线由于某种原因受到干扰而不能正常，也不会 影响到嵌入式模块内的CPU的正常工作。缓冲电路所用芯片为VCX16245，这种缓冲器有着 极小的时延，最小可以达到2ns，常用在高频信号的驱动上。
8260EMB嵌入式模块地址空间分配如下：
内存储器地址空间分配及占用MPC8260片选信号情况见表1，对外地址空间分配、占用 MPC8260片选情况见表7，地址空间分配总结表见表8。
8260EMB嵌入式模块的对外信号定义如下：
J1、J2主要提供了MPC8260的总线以及控制线，这些信号分别是：数据总线(BD31-BD0)、 地址总线(BA31-BA12共20根线)、片选信号(用于8位数据操作的MCS8-0，MCS8-1；用于 16位数据操作的MCS16-0，MCS16-1；用于32位数据操作的MCS32-0，MCS32-1)、写信号(用 于0-15位操作的WR-0以及用于16-31位操作的WR-1)、读信(RD-)、BCTL0、8位ATM UTOPIA L2总线、TDMA1/TDMB1的时钟/数据/定位、66M系统时钟、MPC8260硬复位(HRSTB)、MPC8260 软复位(SRSTB)、电源及地等。
J3主要提供了键盘及显示信号。需要特别说明的是：考虑到要尽可能的多提供通信控 制通道，在本实施例中，将显示、键盘和TMDC1-TDMD1信号进行管脚复用。即：当需要本 嵌入式提供显示功能时，则本模块最多提供2个TMD(HDLC)通道，如果不需要显示功能，则 可以提供4个TDM(HDLC)通道。
J4主要提供了两个串口，一个用于调试用，一个可作通用的串口使用。
J5主要提供了两个以太网接口。它们的管脚定义采用了与标准RJ45相同的定义。
具体J1，J2，J3，J4，J5的信号定义分别见表9～13。
表1 地址空间分配、占用MPC8260片选信号
表2 HDLC管脚连接
表3 串口管脚连接
表4 IIC管脚连接
表5 显示功能块表
表6 控制命令字功能表
表7 对外地址空间分配、占用MPC8260片选
表8 地址空间分配总结表
表9 J1信号定义
表10 J2信号定义
表11 J3信号定义
注：J3插针为显示及TDM(HDLC)复用，当提供显示功能时，复用管脚作显示用，当不提供 显示功能时，复用管脚作HDLC用。
表12 J4信号定义
注：调试用串口采用SMC1，即对应J4的2(RS232－TX1)脚和3(RS232－RX1)脚。
表13 J5信号定义
本发明提出了将MPC8260做成一个单独的嵌入式通信模块(EMB，Embedded system) 的设计，这个模块作为通信网络产品的嵌入式系统公共平台，只要将这个嵌入式模块做得 非常稳定，就很容易的移植到的其它通信产品中去，避免了项目的重复开发，同时也有利 于产品的量产。适合用于基于通信网络的各种复杂应用，如高端防火墙、高性能MODEM、路 由器、VPN接入服务器、无线路由器、网络存储设备(NAS)、VOIP网关、数字硬盘录像机 (Digital video recorder,DVR)、高端打印机、教学演示等设备的开发和预研工作。
机译： MPC8260 FCC-HDLC基于MPC8260处理器的FCC-HDLC的实现
机译： 通过将外部处理器连接到包含嵌入式处理器的集成电路并停用嵌入式处理器来模拟嵌入式微处理器
机译： 基于带有近场通信模块的Arduino的门锁装置以及基于该模块的基于近场通信模块的门锁控制方法
