首页> 中国专利> 一种基于共享缓存的片上多核处理器静态架构

一种基于共享缓存的片上多核处理器静态架构

摘要

本发明公开了一种基于共享缓存的片上多核处理器静态架构,它包括n个节点,n为大于0的偶数,所述的节点包括n/2个A类节点和n/2个B类节点;A类节点包括处理核心core、本地私有高速缓存L1和路由器R;B类节点包括处理核心core、本地私有高速缓存L1、路由器R和共享缓存l2bank;节点之间通过路由器进行通信;A类节点和B类节点成间歇式分布;所述的共享缓存l2bank的容量为通用架构中的共享缓存的两倍。本发明提供了一种基于共享缓存的片上多核处理器静态架构,在不增加整个片上网络的访问延时和不增加整个片上网络的拥塞程度的基础上,节省了最后一级高速缓存的硬件开销和面积,节省了高速缓存的静态功耗。

著录项

  • 公开/公告号CN104866457A

    专利类型发明专利

  • 公开/公告日2015-08-26

    原文格式PDF

  • 申请/专利权人 电子科技大学;

    申请/专利号CN201510302580.4

  • 发明设计人 李嵩;褚廷斌;黄乐天;袁正希;

    申请日2015-06-04

  • 分类号G06F15/167(20060101);

  • 代理机构成都金英专利代理事务所(普通合伙);

  • 代理人袁英

  • 地址 610041 四川省成都市高新区(西区)西源大道2006号

  • 入库时间 2023-12-18 10:36:06

法律信息

  • 法律状态公告日

    法律状态信息

    法律状态

  • 2023-06-16

    未缴年费专利权终止 IPC(主分类):G06F15/167 专利号:ZL2015103025804 申请日:20150604 授权公告日:20180615

    专利权的终止

  • 2018-06-15

    授权

    授权

  • 2015-09-23

    实质审查的生效 IPC(主分类):G06F15/167 申请日:20150604

    实质审查的生效

  • 2015-08-26

    公开

    公开

说明书

技术领域

本发明涉及一种基于共享缓存的片上多核处理器静态架构。

背景技术

如图1所示,一种常用的片上网络多核处理器架构,我们以常用的16核,二级高速缓存为例,这种常用的结构由16个节点组成,每个节点均包括用于通信的路由器R,处理核心core和本地私有高速缓存L1和一个较大面积的共享缓存l2bank,由于该结构是基于共享缓存的机制来进行数据交互和通信的,而共享缓存l2bank在整个片上网络所占的面积是非常大的,故其带来的功耗影响也很大,尤其是静态功耗所占的比例。

从图1中我们可以看到,每个处理器核心core都连接有一个共享缓存l2bank,由于在程序访问的过程中,读写数据可能要读写相对距离较远的处理器核心core所在的共享缓存l2bank里存储的数据,所以做静态设计时,平均跳数(核访问共享缓存l2bank的平均距离)以及在数据交互的过程中,整个网络的拥塞问题(保证公平性)都是需要考虑的因素,数据存储的要求越来越大,共享缓存l2bank 的面积也越来越大,因而其静态功耗占整个片上网络的比例也呈一个日趋增长的趋势,故采用这种通用架构由于共享缓存l2bank面积过大所带来的功耗问题亦成为一个不可忽视的问题。

发明内容

本发明的目的在于克服现有技术的不足,提供一种基于共享缓存的片上多核处理器静态架构,在不增加整个片上网络的访问延时、不增加整个片上网络的拥塞程度的基础上,节省了最后一级高速缓存的硬件开销和面积,节省了高速缓存的静态功耗。

本发明的目的是通过以下技术方案来实现的:一种基于共享缓存的片上多核处理器静态架构,它包括n个节点,n为大于0的偶数,所述的节点包括n/2个A类节点和n/2个B类节点;所述的A类节点包括处理核心core、本地私有高速缓存L1和路由器R;所述的B类节点包括处理核心core、本地私有高速缓存L1、路由器R和共享缓存l2bank;所述的节点之间通过路由器进行通信;所述的A类节点和B类节点成间歇式分布;所述的共享缓存l2bank的容量为通用架构中的共享缓存的两倍。

所述的节点个数为16个,包括8个所述的A类节点和8个所述的B类节点。

所述的本地私有高速缓存L1包括指令缓存和数据缓存。

本发明的有益效果是:(1)能够保证访问共享缓存l2bank的平均距离和通用架构的平均距离一样,从而不会额外增加整个片上网络的访问延时。

(2)本发明在硬件设计过程中,每个共享缓存l2bank结构和传统的相同,只不过存储空间增加了一倍,而共享缓存l2bank的数目减少为原来的一半,即整个最后一级高速缓存的共享缓存容量和通用架构的相同,用来满足数据存储的需要;但减少了一半的l2bank,也就减小了一半的外围硬件开销,例如放大器和译码器的数目我们减少了一半,因此其硬件设计面积亦会有所减少,高速缓存的静态功耗也会降低。

(3)包含共享缓存l2bank的节点和不包含共享缓存l2bank的节点成间歇式分布,在数据交互的过程中,能够保证公平性,不会带来网络拥堵的问题。

附图说明

图1为常用的片上网络多核处理器架构示意图;

图2为本发明的结构示意图。

具体实施方式

下面结合附图进一步详细描述本发明的技术方案,但本发明的保护范围不局限于以下所述。

如图2所示,一种基于共享缓存的片上多核处理器静态架构,它包括n个节点,n为大于0的偶数,所述的节点包括n/2个A类节点和n/2个B类节点;所述的A类节点包括处理核心core、本地私有高速缓存L1和路由器R;所述的B类节点包括处理核心core、本地私有高速缓存L1、路由器R和共享缓存l2bank;所述的节点之间通过路由器进行通信;所述的A类节点和B类节点成间歇式分布;所述的共享缓存l2bank的容量为通用架构中的共享缓存的两倍。

所述的节点个数为16个,包括8个所述的A类节点和8个所述的B类节点。

所述的本地私有高速缓存L1包括指令缓存和数据缓存。

从图2中可以看出,不包含共享缓存l2bank的A类节点和包含共享缓存l2bankB类节点的分布情况,在图中所示的16个节点分布为四行四列,不管从横向或者是纵向,每两个A类节点间都包含一个B类节点,每两个B类节点间都包含一个A类节点;这就是在上文中提到的间歇式分布。

去获取专利,查看全文>

相似文献

  • 专利
  • 中文文献
  • 外文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号