一种基于嵌入式异构多核处理器上的核间通信方法及并行编程模型

摘要

本发明公开了一种基于嵌入式异构多核处理器上的核间通信方法及并行编程模型，嵌入式异构多核处理器包括两个ARM Cortex-A9处理器及所有FPGA上的IP核，在高速通信时，通过AXI_HP接口，实现FPGA对ARM上的数据访问，以及ARM对FPGA中资源的访问；该模型包括ARM端和FPGA端，FPGA端包括AXI Interconnect、VDMA控制器和硬件加速器，VDMA控制器为硬件加速器提供快速读写内存的数据通道。本发明利用FPGA强大的峰值计算能力对复杂算法进行加速，既保持了ARM编程的灵活性和易用性，又能够发挥FPGA高性能的计算能力，提高了嵌入式异构多核处理器的处理效率和可扩展性。