具有不同解多工比率的解多工器的显示装置

摘要

一种具有不同解多工比率的解多工器的显示装置，包括显示区域、位于显示区域中的多条数据线、控制器、第一解多工器以及第二解多工器。控制器用以提供第一数据信号以及第二数据信号。第一解多工器具有第一解多工比率，用以将接收自控制器的第一数据信号输出至数据线中的第一数据线。第二解多工器具有二解多工比率，用以将接收自控制器的第二数据信号输出至数据线中的第二数据线。第一解多工比率和第二解多工比率相异。

说明书

技术领域

本发明涉及一种具有解多工器的显示装置，且特别涉及一种具有不同解 多工比率的解多工器的显示装置。

背景技术

近年来，显示装置像是液晶显示器(liquid crystal displays，LCD)以及有 机发光二极管(organic light-Emitting diode，OLED)显示器广泛地被使用在便 携式计算机系统、电视以及其它电子装置上。传统上，具有相同解多工比率 的多个解多工器被应用在一些类型的显示装置当中(例如LED、OLED)以减少 驱动集成电路(integrated circuit，IC)的输出数目。然而，此种传统设计仍不 足够减少驱动IC的输出数目，且难以满足现下显示器对于窄框区域的需求。

因此，有需要提供一种可显著减少驱动IC的输出数目，且可满足现下显 示器对于窄框区域需求的显示装置。

发明内容

本发明涉及一种具有不同解多工比率的解多工器的显示装置。此显示装 置可显著减少驱动IC的输出数目，且可满足现下显示器对于窄框区域需求。

根据本发明的一方面，提出一种显示装置，包括显示区域、位于显示区 域中的多条数据线、控制器、第一解多工器以及第二解多工器。控制器用以 提供第一数据信号以及第二数据信号。第一解多工器具有第一解多工比率， 用以将接收自控制器的第一数据信号输出至数据线中的第一数据线。第二解 多工器具有二解多工比率，用以将接收自控制器的第二数据信号输出至数据 线中的第二数据线。其中第一解多工比率和第二解多工比率相异。

附图说明

图1是依据本发明的一实施例的显示装置的简化方块图。

图2是依据发明的一实施例的显示装置的示意图。

图3是第一解多工器的电路图。

图4是第二解多工器的电路图。

图5是关联于第一及第二解多工器的信号时序图。

图6是依据本发明的另一实施例的显示装置的示意图。

图7是第一解多工器的电路图。

图8是第二解多工器的电路图。

图9是关联于第一及第二解多工器的信号时序图。

图10是时钟信号的另一例时序图。

图11是依据本发明的另一实施例的显示装置的示意图。

图12是第一解多工器的电路图。

图13是第二解多工器的电路图。

图14是绘示关联于第一及第二解多工器的信号时序图。

图15是依据本发明的另一实施例的显示装置的示意图。

在以下的详细说明中，为了说明用途，陈述多个特定细节以提供对于公 开实施例的完整理解。然而明显地，一或多个实施例可在不具此些特定细节 下的情况下被实施。在其它的例子中，公知的结构以及装置被示意地绘示以 简化图示。

【符号说明】

100、200、600、1100、1500：显示装置

102、202、602、1102、1502：控制器

104、204、604、1104、1504：第一解多工器

106、206、606、1106、1506：第二解多工器

108、210：显示区域

212：侧边区域

214：中间区域

216：第三解多工器

218：边框区域

220：侧边区域

222；中间区域

224：中介区域

DB、DB1-DB12：数据线

Din1：第一数据信号

Din2：第二数据信号

CW、CW1-CW3、CW’、CW’1、CW’2：时钟走线

DW1-DW3、DW1’、DW2’：数据走线

CKH1-CKH12：时钟信号

OW：输出走线

Out1-Out12：输出端

HSW1-HSW12：开关元件

D1-D12：数据电压

具体实施方式

以下提出实施例进行详细说明，实施例仅用以作为范例说明，并不会限 缩本公开欲保护的范围。此外，实施例中的图式省略不必要的元件，以清楚 显示本公开的技术特点。

请参考图1，其绘示依据本发明的一实施例的显示装置100的简化方块 图。显示装置100包括多条数据线DB、控制器102、第一解多工器104、第 二解多工器106以及显示区域108。数据线DB位于显示区域108当中。每一 数据线DB可例如包括用以显示影像的多个像素(未绘示)。像素可例如包括液 晶电容以及薄膜晶体管(thin film transistor，TFT)。栅极驱动器集成电路(未绘 示)可通过栅极线耦接至像素以切换薄膜晶体管，使数据信号可从数据线DB 被提供至像素中的液晶电容。

控制器102用以提供第一数据信号Din1以及第二数据信号Din2。控制 器102可例如是用以提供数据信号至数据线DB以显示影像的数据驱动器集 成电路。

第一解多工器104具有第一解多工比率，用以将接收自控制器102的第 一数据信号Din1输出至数据线DB。以第一解多工器104为1对9的解多工 器为例，第一解多工器104的第一解多工器比率即为9。在此情况下，第一 解多工器104只有一个输入端耦接至控制器102，并有9个输出端分别耦接 至对应的数据线DB。

第二解多工器106具有第二解多工比率，用以将接收自控制器102的第 一数据信号Din2输出至数据线DB。以第二解多工器106为1对3的解多工 器为例，第二解多工器106的第二解多工器比率即为3。在此情况下，第二 解多工器106只有一个输入端耦接至控制器102，并有3个输出端分别耦接 至对应的数据线DB。

在本实施例中，第一解多工器104的第一解多工比率不同于第二解多工 器106的第二解多工比率。第一及第二解多工器104、106可例如依据数据线 DB的数据线负载和/或控制器102与第一及第二解多工器104、106之间的电 阻值而适当地配置在显示装置100当中，以有效减少控制器102的输出数目。

图2是依据发明的一实施例的显示装置200的示意图。显示装置200包 括显示区域210、多条位在显示区域210中的数据线DB、控制器202、第一 解多工器204以及第二解多工器206。第一及第二解多工器204、206分别包 括M个输出端以及N个输出端，其中M及N为大于1的整数，且N小于M。 如图2所示，第一解多工器204包括9个输出端分别耦接至数据线DB1-DB9， 而第二解多工器206包括3个输出端分别耦接至数据线DB10-DB12。是以， 在此例子中，第一解多工器204的第一解多工比率大于第二解多工器206的 第二解多工比率。

控制器202通过时钟走线CW1、CW2提供时钟信号至第一及第二解多 工器204、206以分别控制第一及第二解多工器204、206，并通过第一及第 二数据走线DW1、DW2分别提供第一及第二数据信号Din1、Din2至第一及 第二解多工器204、206。在此例子中，连接至第一解多工器204的时钟走线 CW1独立且相异于连接至第二解多工器206的时钟走线CW2。

如图2所示，显示区域210的形状为八边形。显示区域210包括侧边区 域212以及中间区域214。一般而言，数据线DB的数据线负载与其长度呈 正比(取决于数据线DB所包含的像素数目)。因此，位于侧边区域212的数 据线DB(像是数据线DB1-DB9)的数据线负载小于位于中间区域214的数据线 DB(像是数据线DB10-DB12)的数据线负载。在本例子中，第一及第二解多工 器204、206依据数据线DB的数据线负载而适当地应用于显示装置200当中。 换句话说，具有较大解多工比率的解多工器被应用于具有较小数据线负载的 数据线DB，而具有较小解多工比率的解多工器被应用于具有较大数据线负载 的数据线DB。是以，在图2中，具有较大解多工比率的第一解多工器204 应用于侧边区域212中的数据线DB1-DB9，而具有较小解多工比率的第二解 多工器206应用于中间区域214中的数据线DB10-DB12。藉由上述的配置， 控制器202对于侧边区域212的输出数目相较于传统上所有解多工器的解多 工比率皆为3的显示装置可减少至1/3。

可以理解的是，本发明并不限于上述的例子。显示区域210的形状可以 是圆形、扇形、半圆形、椭圆形、三角形、菱形、梯形、多边形或者其任一 的组合，只要具有较大解多工比率的解多工器被应用于具有较小数据线负载 的数据线DB，而具有较小解多工比率的解多工器被应用于具有较大数据线 负载的数据线DB即可。

由于解多工比率由9大幅改变至3，非均匀性可能见于第一解多工器204 的显示区域210与第二解多工器206的显示区域210之间的边界。因此，可 提供多个具有介于第一及第二解多工比率的解多工比率的解多工器在第一及 第二解多工器204、206之间的边界上，以淡化非均匀性。在一例子中，显示 装置200可进一步包括第三解多工器216，用以将接收自控制器202的第三 数据信号Din3通过数据走线DW3输出至数据线DB中的多条第三数据线。 第三解多工器216可具有一第三解多工比率，此第三解多工比率大于第二解 多工比率并小于第一解多工比率。也就是说，显示装置200在第一及第二解 多工器204、206之间的边缘上，可进一步包括第四解多工器、第五解多工器、 第六解多工器等等。

此外，显示装置200可还包括邻接于显示区域210的边框区域218。边 框区域218被分成用以设置第一解多工器204的侧边区域220、用以设置第 二解多工器206之中间区域222、以及用以设置第一及第二解多工器204、206 的多工器组合的中介区域224。中介区域224位于中间区域222以及侧边区 域220之间。在此例子中，解多工器组合包括具有第一组合比率的第一解多 工器组合以及具有第二组合比率的第二解多工器组合。第一解多工器组合设 置在第二解多工器组合以及第一解多工器204之间。组合比率是第一解多工 器的数量之于第二解多工器的数量的比值。第一组合比率大于第二组合比率。 在其它实施例中，组合比率从中介区域224中邻接于中间区域222的区域到 中介区域中邻接于侧边区域220的另一区域为递增。

图3绘示第一解多工器204的电路图。第一解多工器204包括各具有一 输出走线OW的M个开关元件，其中M为整数。如图3所示，第一解多工 器204包括各具有一输出走线OW的开关元件HSW1-HSW9。开关元件 HSW1-HSW9可例如以n沟道场效应晶体管(也可为p沟道及互补式)来实现。 开关元件HSW1-HSW9的输出走线OW分别耦接至输出端Out1-Out9。在此 例子中，第一解多工器204的输出端Out1-Out9分别耦接至数据线DB1-DB9。 应注意的是，本发明只是以NMOS作为例示性实施例，开关元件可以是 NMOS、PMOS或CMOS。

通过i条时钟走线CW1提供i个时钟信号至第一解多工器204，控制器 202可选择第一解多工器204其中之一的输出端来输出第一数据信号Din1， 其中i为大于1的整数。如图3所示，控制器202通过9条时钟走线CW1提 供时钟信号CKH1-CKH9至第一解多工器204以选择输出端Out1-Out9其中 之一输出第一数据信号Din1至数据线DB1-DB9。

图4绘示第二解多工器206的电路图。第二解多工器206包括各具有一 输出走线OW的N个开关元件，其中N为小于M的整数。如图4所示，第 二解多工器206包括各具有一输出走线OW的开关元件HSW10-HSW12。开 关元件HSW10-HSW12可例如以n沟道场效应晶体管(也可为p沟道及互补式) 来实现。开关元件HSW10-HSW12的输出走线OW分别耦接至输出端 Out10-Out12。在此例子中，第二解多工器206的输出端Out10-Out12分别耦 接至数据线DB10-DB12。

通过j条时钟走线CW2提供j个时钟信号至第二解多工器206，控制器 202可选择第二解多工器206其中之一的输出端来输出第二数据信号Din2， 其中j为大于1的整数。如图4所示，控制器202通过3条时钟走线CW2提 供时钟信号CKH10-CKH12至第二解多工器206以选择输出端Out10-Out12 其中之一输出第二数据信号Din2至数据线DB10-DB12。

图5绘示关联于第一及第二解多工器204、206的信号时序图。如图5所 示，当时钟信号CKH1上升，数据线DB1(连接至第一解多工器204的输出端 Out1)开始被充电至数据电压D1。在数据线DB1充电结束后，时钟信号CKH1 下降，接着数据电压D1固定于数据线DB1。类似地，当时钟信号CKH2上 升，数据线DB2(连接至第一解多工器204的输出端Out2)开始被充电至数据 电压D2。在数据线DB2充电结束后，时钟信号CKH2下降，接着数据电压 D2固定于数据线DB2。

整体而言，当被提供至第一及第二解多工器204、206的时钟信号 CKH1-9，CHK10-12上升，连接至第一及第二解多工器204、206的数据线 DB1-DB9、DB10-DB12开始被充电；当时钟信号CKH1-9，CHK10-12下降， 数据线DB1-DB9、DB10-DB12上的数据电压D1-D9、D10-D12被固定。

此外，因发现到具有较小数据线负载的数据线DB1-DB9相较具有较大数 据线负载的数据线DB10-DB12只需要较少的充电时间，时钟信号 CKH1-CKH9的脉冲宽度短于时钟信号CKH10-CKH12的脉冲宽度，如图5 所示。

图6是依据本发明的另一实施例的显示装置600的示意图。显示装置600 包括多条数据线DB、控制器602、第一解多工器604以及第二解多工器606。 第一解多工器604所具有的解多工比率(在本例中等于9)大于第二解多工器 606所具有的解多工比率(在本例中等于3)。显示装置600与显示装置200间 的主要差异在于，时钟走线CW由第一及第二解多工器604、606共同使用， 且第二解多工器606的电路结构异于前一实施例。

图7绘示第一解多工器604的电路图。第一解多工器604包括各具有一 输出走线OW的9个开关元件HSW1-HSW9。开关元件HSW1-HSW9的输出 走线OW分别耦接至输出端Out1-Out9。在此例子中，第一解多工器604的 输出端Out1-Out9分别耦接至数据线DB1-DB9。通过共同使用的时钟走线CW 提供时钟信号CKH1-CKH9至第一解多工器604，控制器602可选择输出端 Out1-Out9其中之一来输出第一数据信号Din1至数据线DB1-DB9。

图8绘示第二解多工器606的电路图。第二解多工器606包括各具有一 输出走线OW的9个开关元件HSW1-HSW9。开关元件HSW1-HSW9的每L 条输出走线OW合并作为第二解多工器606的输出端Out10-Out12其中之一 以输出第二数据信号Din2，其中L为整数。如图8所示，开关元件HSW1-HSW3 的3条输出走线OW被集合成输出端Out10；开关元件HSW4-HSW6的3条 输出走线OW被集合成输出端Out11；而开关元件HSW7-HSW9的3条输出 走线OW被集合成输出端Out12。在本例子中，第二解多工器606的输出端 Out10-Out12分别耦接至数据线DB10-DB12。通过共同使用的时钟走线CW 提供时钟信号CKH1-CKH9至第二解多工器606，控制器602可选择输出端 Out10-Out12其中之一来输出第二数据信号Din2至数据线DB10-DB12。

如上所示，时钟走线CW由第一及第二解多工器604、606共同使用，故 显示装置600所使用的时钟走线数目可被减少(相较于前一实施例可减少3条 时钟走线)。此外，由于时钟走线CW由第一及第二解多工器604、606共同 使用，提供至第一及第二解多工器604、606的时钟信号CKH具有相同的时 点，故可改善第一及第二解多工器604、606之间的同步。

图9绘示关联于第一及第二解多工器604、606的信号时序图。如图9所 示，通过时钟信号CKH1-CKH9，数据线DB1-DB9分别被充电并固定至数据 电压D1-D9。并且，数据线DB10(耦接至开关元件HSW1-HSW3)由时钟信号 CKH1-CKH3充电；数据线DB11(耦接至开关元件HSW4-HSW6)由时钟信号 CKH4-CKH6充电；而数据线DB12(耦接至开关元件HSW7-HSW9)由时钟信 号CKH7-CKH9充电。

图10绘示时钟信号CKH1-CKH9的另一例时序图。如图10所示，针对 时钟信号CKH1-CKH9的每一个，其上升时间与前一个时钟信号重叠。换句 话说，当控制器依序地提供时钟信号，此时间序列中的第k个时钟信号的上 升时间与此时间序列中的第(k+1)个时钟信号的高电平状态期间重叠，其中k 大于1的整数。故在此例子中，可延展数据线DB的充电时间，并补偿时钟 信号CKH1-CKH9之间隔期间。在时钟信号CKH1为高电平状态期间的同时， 时钟信号CKH2上升。因此，数据电压D1被充至数据线DB2(因开关元件 HSW2由时钟信号CKH2开启)。此时，数据电压D1并未固定于数据线DB2。 接着，数据电压D2(对数据线DB2而言为正确的电压)被充至数据线DB2。在 数据电压D2充电完成之后，时钟信号CKH2下降，使得数据线DB2固定在 数据电压D2。通过相同的充电操作，数据线DB3及DB9分别被充电并固定 至数据电压D3及D9。

图11绘示依据本发明的另一实施例的显示装置1100的示意图。显示装 置1100包括多条数据线DB、控制器1102、第一解多工器1104以及第二解 多工器1106。类似于前一实施例，第一解多工器1104所具有的解多工比率(在 本例中等于9)大于第二解多工器1106所具有的解多工比率(在本例中等于3)。 并且，时钟走线CW’由第一及第二解多工器1104、1106共同使用。显示装置 1100与显示装置600间的主要差异在于，第二解多工器1106的电路结构异于 前一实施例的第二解多工器606。

图12绘示第一解多工器1104的电路图。第一解多工器1104包括各具有 一输出走线OW的9个开关元件HSW1-HSW9。开关元件HSW1-HSW9的输 出走线OW分别耦接至输出端Out1-Out9。在此例子中，第一解多工器1104 的输出端Out1-Out9分别耦接至数据线DB1-DB9。通过共同使用的时钟走线 CW’提供时钟信号CKH1-CKH9至第一解多工器1104，控制器1102可选择输 出端Out1-Out9其中之一来输出第一数据信号Din1至数据线DB1-DB9。

图13绘示第二解多工器1106的电路图。第二解多工器1106包括各具有 一输出走线OW的3个开关元件HSW3、HSW6及HSW9。开关元件HSW3、 HSW6及HSW9的输出走线OW分别耦接至输出端Out10-Out12。第二解多 工器1106的各输出端Out10-Out12耦接至对应的数据线DB。在本例子中， 输出端Out10-Out12分别耦接至数据线DB10-DB12。通过共同使用的时钟走 线CW’提供时钟信号CKH1-CKH9至第二解多工器1106，控制器1102可选 择输出端Out10-Out12其中之一来输出第二数据信号Din2至数据线 DB10-DB12。

相较于前一实施例，第二解多工器1106省略使用开关元件HSW1、 HSW2、HSW4、HSW5、HSW7、HSW 8。因此，显示装置1100具有简化第 二解多工器1106的电路布局的优点。

图14绘示关联于第一及第二解多工器1104、1106的信号时序图。如图 14所示，时钟信号CKH3、CKH 6、CKH 9的脉冲宽度(由第一及第二解多工 器1104、1106共同使用)大于时钟信号CKH1、CKH2、CKH 4、CKH 5、CKH  7、CKH8的脉冲宽度(仅使用于第一解多工器1104)。这是因为时钟信号 CKH3、CKH 6、CKH 9的脉冲宽度对应至具有较大数据线负载的数据线 DB10-DB12的充电期间，而时钟信号CKH1、CKH2、CKH 4、CKH 5、CKH  7、CKH8的脉冲宽度对应至具有较小数据线负载的数据线DB1、DB2、DB4、 DB5、DB7、DB8的充电期间。

在此例子中，数据线DB1、DB2、DB4、DB5、DB7、DB8的充电操作 与前一实施例相同。以下为针对数据线DB3、DB6、DB9的充电操作的例示。 如图14所示，时钟信号CKH3与时钟信号CKH1的上升时间相同。因此， 数据电压D1被充至数据线DB3(因开关元件HSW3由时钟信号CKH3开启)。 接着，在时钟信号CKH2为高电平状态的期间，时钟信号CKH3亦为高电平 状态，且充至数据线DB3的数据电压从数据电压D1改为数据电压D2。此 时，数据电压D2并未固定至数据线DB3。接着，数据电压D3(对数据线DB3 而言为正确的电压)被充至数据线DB3。在数据电压D3的充电结束后，时钟 信号CKH3下降，使得数据线DB3固定于数据电压D3。通过相同的充电操 作，数据线DB6及DB9分别被充电并固定于正确的数据电压D6及D9。

图15绘示依据本发明的另一实施例的显示装置1500的示意图。显示装 置1500包括多条数据线DB、控制器1502、第一解多工器1504以及第二解 多工器1506。控制器1502通过时钟走线CW1’及CW2’提供时钟信号至第一 及第二解多工器1504、1506以分别控制第一及第二解多工器1504、1506。 可以理解的是，本发明并不以上述例子为限，时钟走线可如前述实施例一般， 共用于第一及第二解多工器1504、1506。控制器1502进一步通过具有第一 电阻值第一数据走线DW1’以及具有第二电阻值DW2’的第二数据走线分别 提供第一及第二数据信号Din1、Din2至第一及第二解多工器1504、1506。 第一及第二电阻值可例如为扇出(fan-out)电阻值。

显示装置1500与先前实施例间主要的差异在于第一及第二解多工器 1504、1506可依据控制器1502和第一及第二解多工器1504、1506之间的电 阻值而适当地配置。换句话说，在本例子中，具有较大解多工比率的解多工 器被应用至具有较小电阻值的数据走线，而具有较小解多工比率的解多工器 被应用至具有较大电阻值的数据走线。举例来说，若第一数据走线DW1’的 长度短于第二数据走线DW2’的长度，和/或第一数据走线DW1’的宽度大于 第二数据走线DW2’的宽度，具有第一解多工比率(大于第二解多工器1506的 第二解多工比率)的第一解多工器1504被应用至第一数据走线DW1’。

此外，因控制器1502与多工器1504及1056间的电阻差异不仅存在于特 殊形状的显示器，亦存在于矩形显示器，故显示装置1500不仅适用于特殊形 状的显示器，亦适用于矩形显示器。如图15所示，即便显示区域1510为矩 形且所有的数据线DB具有相同的数据线负载，仍可藉由上述的配置来减少 控制器1502的输出数目。

基于上述，具有不同解多工比率的解多工器是依据数据线的数据线负载 和/或控制器与解多工器间的电阻值而应用于本发明的显示装置，使控制器的 输出数目可有效地减少。

综上所述，虽然本发明已以优选实施例公开如上，然其并非用以限定本 发明。本发明所属领域技术人员在不脱离本发明的精神和范围内，当可作各 种的更动与润饰。因此，本发明的保护范围当视所附权利要求书界定范围为 准。