基于低电压数字CMOS器件的列并行比较装置

摘要

一种半导体图像处理电路领域的基于低电压数字CMOS器件的列并行比较装置，包括：斜坡发生单元、增益相关模式控制单元以及若干个列比较单元，增益相关模式控制单元输出开关切换信号至各个列比较单元，增益相关模式控制单元另外输出时钟频率调整信息和/或电压偏置强度信息至斜坡发生单元，斜坡发生单元向列比较单元输出斜坡信号。本发明采用低压数字MOS管代替高压模拟MOS管为比较器的基本单元，用增益相关的电荷共享方式来映像高电压范围到低电压范围，从而实现非常小的噪声性能的折衷的方法，增益相关的电路模式控制方法，提高电路性能的同时实现显著减小版图面积的效果。

说明书

技术领域

本发明涉及的是一种半导体图像处理电路领域的技术，具体是一种基于低电压数字 CMOS器件的列并行比较装置。

背景技术

列并行比较器被广泛应用于CMOS图像传感器。它是在列并行ADC(模数转换器)的一个 关键组成部分。在一个大尺度的图像传感器阵列读出电路中，数以千计的列并行ADC共同作用， 转换速度可以做到非常快。然而，由于几千次的版图重复和在它们之间制造工艺的不匹配，列 并行比较器通常通常会对整个系统的确版图大小，功耗，VFPN(垂直固定模式噪声)，以及运行 速度的限制产生显着的影响。

现有列比较器设计主要采用模拟晶体管作为基本建筑构件。模拟晶体管的最小特征尺寸 通常是比数字晶体管大得多。例如对于一个典型的130纳米CMOS工艺，高压模拟MOS管 Wmin＝0.4μm Lmin＝0.35，而低压数字MOS管Wmin＝0.15μm，Lmin＝0.13μm。模拟MOS和数 字MOS之间的最小尺寸MOS管的面积比为约Area_min(模拟MOS)/Area_min(数字MOS)约等 于7。

经过对现有技术的检索发现，现有技术如CN102055314A(抖动时钟产生器)、 CN101650223(数字化光电探测器读出电路)、以及CN102647566A(CMOS图像传感器)均能够 实现类似的列并行比较功能，但现有技术均基于高压模拟MOS器件的设计，并且运行模式在不 同增益条件下都是恒定的，其较高的功耗、面积及性能难以满足日益提高的工业产品的需要。

发明内容

本发明针对现有技术存在的上述不足，提出一种基于低电压数字CMOS器件的列并行比 较装置，采用低压数字MOS管代替高压模拟MOS管为比较器的基本单元，用增益相关的电荷 共享方式来映像高电压范围到低电压范围，从而实现非常小的噪声性能的折衷的方法，增益相 关的电路模式控制方法，提高电路性能的同时实现显著减小版图面积的效果。

本发明是通过以下技术方案实现的：

本发明涉及一种基于低电压数字CMOS器件的列并行比较装置，包括：一个斜坡发生单 元、一个增益相关模式控制单元以及若干个列比较单元，其中：增益相关模式控制单元输出开 关切换信号至各个列比较单元，增益相关模式控制单元另外输出时钟频率调整信息和/或电压 偏置强度信息至斜坡发生单元，斜坡发生单元向列比较单元输出斜坡信号。

所述的列比较单元包括：至少一个运算放大器以及一组并联可调电容，该运算放大器的 正向输入端与并联可调电容的输出端相连，反向输入端通过开关与正向输出端相连，反向输出 端通过另一开关与正向输入端相连，并联可调电容的三个输入端分别作为列比较单元的模拟输 入、接收斜坡信号以及接收开关切换信号。

所述的斜坡发生单元包括：一个数模转换器、与增益相关模式控制单元相连的计数器及 偏置电路，其中：数模转换器分别与计数器和偏置电路相连并分别接收斜坡码和偏置电平，输 出斜坡信号至所述列比较单元。

所述的列比较单元中还包括第二级运算放大器，该第二级运算放大器的正向输入端与前 述运算放大器的正向输出端通过电容耦合，其反向输出端通过一开关与正向输入端相连，所述 的增益相关模式控制单元优选向列比较单元中的第二级运算放大器输出模式控制信号。

所述的列比较单元中进一步还包括第三级运算放大器，该第三级运算放大器的正向输入 端与所述第二级运算放大器的反向输出端相连，其反向输出端作为所述列比较单元的模拟输出。

所述的列比较单元包含至少一个低压数字MOS管实现。

技术效果

与现有技术相比，本发明优点包括但不限于：

1)通过更小的布局尺寸使得成本降低；

2)通过更小的VFPN提高输出信号的品质；

3)更低的功耗；

4)更快的速度。

附图说明

图1为本发明结构示意图；

图中：a为两级结构，b为三级结构。

图2为实施例列比较器示意图。

图3为实施例流程示意图。

具体实施方式

下面对本发明的实施例作详细说明，本实施例在以本发明技术方案为前提下进行实施， 给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施例。

实施例1

如图1所示，本实施例包括两部分：第1部分是在列的层面。它是比较器在列的层面多 次重复。第2部分是在全局范围内，对比较器的操作模式的控制。

所述的列比较单元为三级级联结构，该列比较单元的第一级包括：第一运算放大器A1、 第一主开关sw1a、第一从开关sw1b、第一电容C1、第二主电容C2a、第二从电容C2b；第二 级包括：第二运算放大器A2、第二开关sw2、第三电容C3；第三级包括第三运算放大器A3， 其中：第一运算放大器A1的正向输入端ip1分别：通过第一电容C1耦合到模拟输入端IN、通 过第二主电容C2a耦合到斜坡信号、通过第二从电容C2b耦合到地GND、通过第一主开关sw1a 耦合到第一运算放大器A1的反向输出端on1；第一运算放大器A1的反向输入端in1通过第一 从开关sw1b耦合到第一运算放大器A1的正输出正向输出端op1；所述的第一运算放大器A1 的正向输出端op1通过第三电容C3耦合到第二运算放大器A2的正向输入端ip2，第二运算放 大器A2的正向输入端ip2和反向输出端on2通过第二开关sw2相连，第二运算放大器A2的 反向输出端on2耦合到第三运算放大器A3的正向输入端，第三运算放大器A3的反向输出端 为所述的比较器的最终输出，即模拟输出端OUT。

所述的列比较单元通过与斜坡信号的比较来触发比较器的输出翻转。在比较开始之前， 第一主开关sw1a、第一从开关sw1b和第二开关sw2接通一段时间来执行自动调零操作。自 动调零以后，第一运算放大器A1和第二运算放大器A2自偏压到一个平衡点。然后通过启动有 一定斜率的斜坡信号使列比较单元开始比较。当模拟输入端IN非常接近斜坡信号电压的时侯， 列比较单元的输出将会反转。斜坡信号启动和反转之间的时间延迟T_conversion，正比于输入 信号的强度。

一般来讲，从模拟输入端IN来的输入信号会比低压数字MOS管的可接受的电压范围要 大。直接将模拟电压应用于数字MOS管可能会导致由于饱和造成的信号损失，甚至还可能损坏 数字MOS器件。

为了使基于数字MOS的比较器能够接受与相应的模拟电路相同的电压摆幅，如图1所 示的电容的电荷共享结构被采用来降低数字MOS的输入电压：

V(ip1,摆动范围)＝V(IN,摆动范围)×reduction_ratio，其中：信号摆幅削减比

由此通过改变电容值来调整reduction_ratio，可以将正向输入 端ip1的电压限制到数字MOS可接受的范围。

然而信号摆幅的减小将显着降低SNR(信噪比)的性能。这是因为由于所有连接在一起的 电容之间的电荷共享，信号摆幅会减小，而该电路的噪声基底则保持大约相同。本实施例通过 GRMC(gain related mode control增益相关的模式控制)模块实现在减少信号摆幅的同时保持良 好的SNR。

如图1a和图1b所示，第一电容C1、第二主电容C2a和第二从电容C2b将由GRMC单 元根据不同的信号通路增益进行调整，GRMC单元可以调节电容值，从而使信号摆幅的衰减比 例不再是固定的常数，而是增益的函数，即上述$\mathrm{reduction}\_\mathrm{ratio}=\frac{\mathrm{Gain}\left(C1\right)}{\mathrm{Gain}\left(C1\right)+\mathrm{Gain}\left(C2a\right)+\mathrm{Gain}\left(C2b\right)},$ 其中的Gain(增益)分别是指C1、C2a和C2b的输入到输出的信号幅度的放大倍数。

例如，当模拟输入端IN输入的模拟信号摆幅为1V，而模拟输出端OUT输出的斜坡信 号启动和反转之间的时间延迟T_conversion为1μs，定义信号通路增益为1。在这个定义下， 如果T_conversion是2μs，而模拟输入信号不变，则所述的信号通路增益为2。

所述的GRMC单元通过优化电容组合的容值，以获得更好的信噪比(SNR)性能。

例如，在低信号通路增益的条件下，reduction_ratio设定为1/2，这会减少一半的信号 摆幅。然而，在这个时候，ADC的量化噪声是占主导地位，从而使得总的SNR变化是很小的。 而在高信号通路增益的条件下，第二主电容C2a和第二从电容C2b可以减少，同时第一电容 C1可以增加，使得reduction_ratio接近1，从而使得信号摆幅几乎没有减少。这样将保持几乎 相同的信噪比(SNR)，就好像没有使用电容电荷共享来减少信号摆幅一样。

进一步地，所述GRMC单元还可以控制斜坡发生单元，本实施例中，所述的斜坡发生单 元包括：一个数模转换器DAC、一个计数器Counter和一个偏置电路bias，其中：斜坡发生单 元的输出即是斜率是和信号通路增益成反比的斜坡信号，该斜率正比于计数器Counter输出的 时钟频率和偏置电路bias输出的偏置电平。

所述的GRMC单元通过调整计数器Counter输出的时钟频率和/或偏置电路bias输出的 电压强度，可以调整斜坡信号的斜率，从而实现对与增益相关的信号摆幅变化的补偿。最终使 得列比较单元保持恒定的外部输出特性，就好像没有进行摆幅削减的操作一样。或者，该斜坡 信号的斜率可以保持不变，或者只进行调整以补偿一部分的信号摆幅减小，使得列比较单元的 输出表现为类似外部增设有信号通路增益。

此外，GRMC单元还可通过控制列比较单元的操作模式来优化VFPN性能，具体包括以 下两种方式：

a)电压偏移量的不匹配：这种不匹配的电压偏移量是来自于半导体生产过程中的非理想 性，包括器件的阈值，几何尺寸，掺杂浓度等的变化。

b)延迟时间的不匹配，即不同的从输入至输出的传播延迟时间：通常在低信号通路增益 的情况下，延迟不匹配起主要作用。而在高信号通路增益的情况下，电压偏移不匹配起主要作 用。在低信号通路增益状态下，GRMC单元自动地配置比较器中的运算放大器到低增益，高速 模式；在高信号通路增益状态下，GRMC单元自动地配置比较器中的运算放大器到高增益，低 速模式。

如图1a和图1b中，GRMC单元与第二运算放大器A2相连并输出模式控制信号，在高 运算放大器增益的情况下可以实现较小的电压偏移失配，而在低运算放大器增益、宽频带的情 况下，可以实现较小的延迟失配。从而使得良好VFPN性能可以在低信号通路增益和高信号通 路增益两种条件同时实现。

如上所述，本发明采用了低压数字MOS管作为列比较单元的原件，从而带来了更小的 版图尺寸的优点。同时，由于在设计中使用了尺寸更小的MOS管，其栅极电容更小并更加容易 驱动。从而能够实现更快的电路速度，并且数字电路的工作电压为模拟电路的大约一半，使得 总功率消耗更小。

如图2所示，为本实施例的一个列比较单元，所述的第一运算放大器A1由晶体管M1、 M2、M3、M4、M7实现，其中：第五晶体管M5作为第一主开关sw1a，第六晶体管M6作为 第一从开关sw1b，第一运算放大器A1的正向输入端ip1分别通过第一电容C1耦合到模拟输 入端IN、通过第二主电容C2a接收斜坡信号，第二从电容C2b的一端与正向输入端ip1相连， 另一端n2x则与模拟输入端IN或与斜坡信号端ramp相连。

所述的模拟输入端IN与第二从电容C2b的另一端n2x之间以及第二从电容C2b的另一 端n2x与之间斜坡信号端ramp之间分别设有作为同步切换开关的第十六和十七晶体管M16、 M17，其栅极用于接收电容开关切换信号c2x及其互补信号c2xb。

例如，当c2x为低电平，c2xb为高电平时，则第一信号摆幅削减比$\mathrm{reduction}\_\mathrm{ratio}\_1=$$\frac{C1}{C1+C2a+C2b};$

当c2x是高电平，c2xb为低电平时，第二信号摆幅削减比

当C1的电容值为六倍的单位容值，即6C₀；C2a和C2b的电容值均为3C₀，则

$\mathrm{reduction}\_\mathrm{ratio}\_1=\frac{6}{6+3+3}=\frac{1}{2},\mathrm{reduction}\_\mathrm{ratio}\_2=\frac{6+3}{6+3+3}=\frac{3}{4}.$

如图2所示，所述的第二运算放大器A2由晶体管M8、M9、M10、M11、M18、M19 实现，其中：作为第二开关sw2的晶体管M12连接在第二运算放大器A2的正向输入端ip2和 反向输出端on2之间，并用于执行自动调零功能。

所述的第二运算放大器A2的正向输入端ip2设有用于控制运算放大器的操作模式开关 管M18、M19，其中：第十八开关管M18和第十九开关管M19的栅极分别由模式控制信号hgb 及其互补信号hg控制，第十八开关管M18源极与正向输入端ip2相连，第十九开关管M19的 源极与电源VDD相连，开关管M18、M19的漏极分别和第九晶体管M9的栅极相连。

当模式控制信号中的hgb为高电平且hg为低电平时，第九晶体管M9作为开关管使用， 在这种情况下，第二运算放大器A2的反向输出端on2的输出阻抗比较低，RC时间常数较小。 这使得第二运算放大器A2的速度相对较快。

当模式控制信号中的hg为高电平且hgb为低电平时，第八和第九晶体管M8、M9作为 串联管工作。在这种情况下，第二运算放大器A2的反向输出端on2有较大的输出阻抗，RC时 间常数较大。该条件下，第二运算放大器A2的运行速度较慢，但由于输出阻抗较大而具有相 对较大的开环增益。自动调零之后，残余误差通常反比于运算放大器的开环增益。

综上，在低信号通路增益的条件下，可选择hg为低电平，hgb为高电平的模式，以减 少延迟失配；而在高信号通路增益的条件下，可选择hg为高电平，hgb为低电平的模式，以减 少电压偏移失配。

进一步地，为了使得列比较单元具有足够增益的第三运算放大器A3由晶体管M13、M14、 M15实现组成。

如图3所示，为所述的GRMC单元的控制逻辑示意图，该控制逻辑通常可以通过数字逻 辑电路实现，该控制逻辑具体包括以下步骤：

步骤1)GRMC单元通过可调的增益阈值gain_threshold用于确定其具体工作于高信号通 路增益模式或低信号通路增益模式。

步骤2)例如，当增益阈值gain_threshold默认为4时，确定如何调整控制开关以获得所 需的信号衰减比。具体可以通过使用客户自定义的增益开关映射图表或者通过预先定义的计算 公式来完成。

本实施例不限制具体的映射图表或计算公式，只需其主要达到以下目的即可：

a)减少的信号摆幅，以保证它对于低电压数字MOS是安全的；

b)采用尽可能小的衰减，以便实现尽可能高的信噪比(SNR)；

c)补偿多少的斜坡信号斜率才能使最终的输出结果明确固定，该目的可通过调整斜坡发 生单元或数模转化单元的计数器频率或偏置电压的大小来实现。

上述列比较单元中的第二和第三运算放大器为可选配置，其主要用于实现较高的模拟增 益。在某些情况下，当第一和第二运算放大器的增益几经足够时，则不必使用第三运算放大器， 如图1a所示；当第一运算放大器的增益足够时，则后两个运算放大器都可以省去。

虽然本实施例中主要采用低压数字MOS管实现列比较单元，但其并非限制所述列比较 单元必须全部采用数字MOS管实现，在整体电路中大部分用于偏置或控制列比较单元的晶体管 也可以使用高压模拟MOS管。甚至在列比较单元的具体电路中，必要时高压模拟MOS管也与 其他数字MOS管混合使用，例如作为同步切换开关的第十六和第十七晶体管M16、M17可以 使用高压模拟MOS管以确保安全地连接到模拟输入端IN。