辅助图形的形成方法和曝光目标图形的修正方法

摘要

一种辅助图形的形成方法和一种曝光目标图形的修正方法，所述辅助图形的形成方法包括：将所述下层图形和当前层图形重叠，形成第二图形；将所述第二图形取反，获得第三图形；将所述第三子图形的尺寸长度和宽度均缩小第一预设值，形成第四图形；去除所述第四图形中的不可曝光的部分第四子图形，形成第五图形，所述第五图形作为当前层图形的辅助图形。所述曝光目标图形的形成方法包括：将所述下层曝光目标图形和待修正图形重叠，形成重叠图形；建立光刻分辨率限制表；根据所述光刻分辨率限制表，对与第一下层子图形有重叠的部分第一待修正子图形的尺寸进行修正，形成第一修正子图形。可以提高掩膜版的透光率、提高对曝光目标图形进行修正的准确性。

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种辅助图形的形成方法和一种 曝光目标图形的修正方法。

背景技术

随着半导体工艺节点的不断下降，传统光刻工艺条件下利用一个掩膜版 作为掩膜形成图形化工艺遇到了限制，相邻的图形节距过小，由于光学邻近 效应，会出现相邻图形粘连的现象。

基于半导体器件关键尺寸越来越小，利用双重图形化(Double patterning) 方法解决以上所述的问题。

双重图形化方法将需要形成的图形分割成两种图形，分别为第一掩膜图 形和第二掩膜图形，然后分别进行第一次图形化形成第一图形，进行第二次 图形化形成第二图形，通过这样双重图形化的方法可以避免出现相邻图形孔 距过小而导致的光学邻近效应。

现有技术中通过双重图形化工艺刻蚀多晶硅层，形成多晶硅栅极，以提 高多晶硅栅极的尺寸的准确性和均匀性。通过第一掩膜图形对多晶硅层进行 第一图形化，形成长条状的栅极图形，然后通过第二掩膜图形对多晶硅层进 行第二图形化，将长条状的栅极图形切开以形成多晶硅栅极。

第二掩膜图形由第一掩膜图形决定，现有的第二掩膜图形中的子图形数 量较少，导致掩膜版的透光率较差，从而导致第二图形化中的光刻过程在光 刻胶上形成的曝光图形的尺寸不均匀，影响后续形成刻蚀图形的准确性。

另一方面，在形成第二图形化过程中的掩膜版图形的过程中，一般是根 据最终形成的刻蚀图形，设计出光刻胶层上的曝光目标图形；然后再根据所 述曝光目标图形，通过OPC模型计算得到最终需要在掩膜版上形成的图形。 考虑到第二图形化过程中的刻蚀偏差问题，需要对曝光目标图形进行刻蚀偏 差补偿，但是由于所述曝光目标图形的补偿效果受到下层的材料的刻蚀图形 的影响，既与曝光目标图形中的子图形自身的尺寸及间距相关，还与下层的 材料的刻蚀图形中的图形材料以及尺寸相关，所以很难对曝光目标图形进行 准确的刻蚀偏差补偿。

发明内容

本发明解决的问题是提供一种辅助图形的形成方法，提高曝光图形的准 确性；还提供一种曝光目标图形的修正方法，提高对所述曝光目标图形进行 刻蚀偏差补偿的准确性。

为解决上述问题，本发明提供一种辅助图形的形成方法，包括：提供下 层图形和当前层图形，所述下层图形为第一图形，所述当前层图形中包括若 干当前层子图形；将所述下层图形和当前层图形重叠，形成第二图形；将所 述第二图形取反，获得第三图形，所述第三图形与第二图形为互补图形，所 述第三图形中包括若干第三子图形；保持所述第三子图形的中心位置不变， 将所述第三子图形的尺寸长度和宽度均缩小第一预设值，形成第四图形，所 述第四图形中包括若干第四子图形；去除所述第四图形中的不可曝光的部分 第四子图形，形成第五图形，所述第五图形作为当前层图形的辅助图形。

可选的，所述第一预设值的范围为0nm～100nm。

可选的，去除所述第四图形中的不可曝光的部分第四子图形的方法包括： 去除所述第四图形中长度或宽度小于第二预设值的部分第四子图形。

可选的，去除所述第四图形中长度或宽度小于第二预设值的部分第四子 图形的方法包括：保持第四子图形的中心位置不变，将所有第四子图形的长 度和宽度均缩小第二预设值，部分第四子图形消失；然后将剩余的缩小后的 第四子图形的长度和宽度增大第二预设值，使剩余的部分第四子图形恢复至 原来尺寸。

可选的，所述第二预设值为当前层图形中的当前层子图形可曝光的最小 图形宽度。

可选的，所述第二预设值的范围为20nm～160nm。

可选的，去除所述第四图形中不可曝光的第四子图形，形成第五图形的 方法还包括：将相邻间距小于第三预设值的相邻第四子图形合并。

可选的，将相邻间距小于第三预设值的相邻第四子图形合并的方法包括： 保持第四子图形的中心位置不变，将第四子图形的长度和宽度增大第三预设 值，部分相邻的第四子图形之间的间距消失，相邻的第四子图形合并，再将 增大后的第四子图形的长度和宽度减小第三预设值。

可选的，所述第三预设值为当前层图形中可曝光的最小图形间距。

可选的，所述第三预设值的范围为20nm～36nm。

可选的，可以先去除所述第四图形中长度或宽度小于第二预设值的部分 第四子图形，再将相邻间距小于第三预设值的相邻第四子图形合并；或者先 将相邻间距小于第三预设值的相邻第四子图形合并，再去除长度或宽度小于 第二预设值的部分第四子图形。

本发明还提供一种曝光目标图形的修正方法，包括：提供下层曝光目标 图形和待修正图形，所述下层曝光目标图形包括若干长条状的第一下层子图 形，所述待修正图形中包括若干第一待修正子图形；将所述下层曝光目标图 形和待修正图形重叠，形成重叠图形，所述待修正图形位于下层曝光目标图 形上方，部分第一待修正子图形与部分第一下层子图形之间具有重叠部分； 根据图形长度、宽度以及相邻图形之间的间距，建立光刻分辨率限制表，所 述光刻分辨率限制表包括可曝光区域和不可曝光区域；根据所述光刻分辨率 限制表，保持所述第一待修正子图形的中心位置不变，对与第一下层子图形 有重叠的部分第一待修正子图形的尺寸进行修正，形成第一修正子图形，使 所述第一修正子图形进入可曝光区域，并且位于所述可曝光区域中最接近不 可曝光区域的位置。

可选的，所述下层曝光目标图形中还包括第一散射子图形，对应的，所 述待修正图形中还包括第二散射子图形；在所述重叠图形中，第二散射子图 形与第一散射子图形完全重叠。

可选的，还包括：保持所述第二散射子图形的中心位置不变，将所述第 二散射子图形的长度和宽度增大第四预设值，使增大后的第二散射子图形完 全覆盖第一散射子图形。

可选的，所述第四预设值的范围为20nm～140nm。

可选的，所述光刻分辨率限制表的建立方法包括：提供掩膜图形，所述 掩膜图形上具有若干不同宽度和间距的子图形，所述子图形为掩膜图形的遮 光区域；对所述掩膜图形进行曝光，得到曝光图形，所述曝光图形包括若干 曝光子图形；以所述曝光子图形的宽度和相邻曝光子图形之间的间距分别作 为横坐标和纵坐标，建立光刻分辨率限制表，所述曝光子图形的宽度、所述 曝光子图形与相邻的子图形之间的间距位于所述光刻分辨率限制表中的可曝 光区域，而其余未形成的曝光图形的尺寸区域为光刻分辨率限制表中的不可 曝光区域。

可选的，所述光刻分辨率限制表采用的曝光子图形的宽度范围为 60nm～6000nm，相邻曝光子图形之间的间距为60nm～300nm。

可选的，所述下层曝光目标图形中还包括若干第二下层子图形，所述第 二下层子图形中包括两个以上的不在同一直线上的长条状部分，以及连接所 述长条状部分的连接部分；对应的，所述待修正图形中包括第二待修正子图 形，在重叠图形中，所述第二待修正子图形覆盖所述第二下层子图形的连接 部分，以及位于所述连接部分两侧的部分长条状部分；根据所述光刻分辨率 限制表，对第二待修正子图形进行修正后获得第二修正子图形，所述第二修 正子图形位于可曝光区域中最接近不可曝光区域的位置；确定所述第二修正 图形和长条状部分相交的边长，与连接部分之间的垂直距离为第一尺寸；确 定第二待修正子图形和长条状部分相交的边长与连接部分之间的最小垂直距 离为第二尺寸；若第一尺寸大于第二尺寸，则对所述第二待修正子图形进行 修正，若所述第一尺寸小于或等于第二尺寸，则保持所述第二待修正子图形 不变。

可选的，所述第二尺寸的范围为10nm～60nm。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案中的辅助图形的形成方法中，将第一图形和当前层图 形重叠，形成第二图形；对第二图形取反，获得第三图形，所述第三图形与 第二图形为互补图形，所以所述第三图形为第二图形中的空白区域，所述第 三图形与第二图形中的子图形位置没有重叠，所以对第三图形进行多步处理 后形成的辅助图形与第二图形的子图形之间的位置也没有重叠；然后保持所 述第三子图形的中心位置不变，将所述第三子图形的尺寸长度和宽度均缩小 第一预设值，形成第四图形，从而可以使第四子图形的边长与第二子图形的 边长之间的位置不再重叠，后续从第四子图形中选取的辅助图形在进行曝光 以及刻蚀的时候，就不会破坏第二图形中的子图形；然后去除所述第四图形 中不可曝光的部分第四子图形，形成第五图形，将第五图形的子图形作为辅 助图形加入当前层图形中，可以增加当前层图形掩膜版的透光率，提高曝光 图形尺寸的均匀性，并且通过上述步骤，所述辅助图形还不会对下层的第一 图形以及当前层图形中的子图形造成影响，从而不会影响最终形成的半导体 器件的性能。

本发明的技术方案中的曝光目标图形的修正方法中，将下层曝光目标图 形与待修正图形重叠，下层曝光目标图形中的部分第一下层子图形与待修正 图形中的部分第一待修正子图形由重叠部分；根据光刻分辨率限制表，对所 述与第一下层子图形重叠的部分第一待修正子图形进行修正，形成第一修正 子图形，使所述第一修正子图形进入可曝光区域，并且位于所述可曝光区域 中最接近不可曝光区域的位置。一方面，进入可曝光区域的第一修正子图形 可以通过光刻在光刻胶层上曝光实现；另一方面，由于所述第一修正子图形 位于可曝光区域中最接近不可曝光区域的位置，使所述第一修正图形宽度为 满足曝光条件的最小值，可以使得对第一下层子图形去除的尺寸最小，使最 终形成的刻蚀图形的尺寸与设计值相同或者偏离较小，避免影响形成的半导 体器件的性能。

附图说明

图1至图13是本发明实施例的辅助图形的形成过程的示意图；

图14至图16是本发明实施例的曝光目标图形的修正过程的示意图。

具体实施方式

如背景技术中所述，现有技术中，第二图形化中的光刻过程形成的曝光 图形的尺寸不均匀，而第二图形化中的光刻过程形成的曝光图形的尺寸不均 匀，这是由于第二图形化中，采用的第二掩膜图形的图形透光率较低造成的， 由于第二掩膜图形的透光率较低，会导致光刻过程的分辨率较低，导致形成 的曝光图形的尺寸不均匀。

本发明的实施例中提供了一种辅助图形的形成方法，所述辅助图形不会 对下层图形造成影响，并且可以提高当前层图形的透光率，提高当前层图形 的曝光效率。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图 对本发明的具体实施例做详细的说明。

本发明的一个实施例中提供了一种辅助图形的形成方法。

请参考图1，提供下层图形，所述下层图形为第一图形100。

所述第一图形为辅助区域的图形。本实施例中，所述第一图形100包括 有源区辅助图形101和栅极辅助图形102。所述有源区辅助图形101和栅极辅 助图形102用于调整有源区层和栅极层的图形密度。在后续工艺中，需要保 留所述有源区辅助图形101和栅极辅助图形102。并且所述第一图形100中的 子图形的位置不能与后续在其上方形成当前层图形中加入的辅助图形的位置 有重叠。

请参考图2，提供当前层图形，将下层图形与当前层图形重叠，形成第二 图形200。

本实施例中，由于所述当前层图形为辅助图形区域的图形，所以，该区 域上方的当前层图形为空白图形。所以，所述第二图形200与第一图形100 相同。

请参考图3，将所述第二图形200（请参考图2）取反，获得第三图形300， 所述第三图形300和第二图形200为互补图形，所述第三图形300中包括若 干第三子图形301。

所述取反是指将第二图形200中子图形作为第三图形300中的空白区域， 将所述第二图形200中的空白区域作第三图形300的若干第三子图形301。所 述第三子图形301和第二子图形201（请参考图2）的边长位置相同。

请参考图4，保持所述第三子图形301（请参考图3）的中心位置不变， 将所述第三子图形（请参考图3）的尺寸长度和宽度均缩小第一预设值，形成 第四图形400，所述第四图形400中包括若干第四子图形401。

后续选取所述第四图形400中的部分第四子图形401将作为第一图形100 上层的当前层图形内添加的辅助图形。

所述第四子图形401的中心位置与第三子图形301的中心位置相同，但 是所述第四子图形401的尺寸小于所述第三子图形301的尺寸，即所述第四 子图形401的长度和宽度、与该第四子图形401对应的第三子图形301的长 度和宽度之间的差为第一预设值。从而可以使第四子图形401的边长与第二 子图形201（请参考图2）的边长之间的位置不再重叠，而是相距第一预设值 的1/2倍的距离，从而可以确保从第四子图形401中选取的辅助图形在进行曝 光以及刻蚀的时候，不会破坏有源区辅助图形101和栅极辅助图形102（请参 考图1）。并且，可以通过所述第一预设值，调整后续最终保留的辅助图形的 数量和大小，从而对辅助图形密度以及掩膜版的透光率进行调整。所述第一 预设值越大，最终形成的辅助图形的尺寸越大，掩膜版的透光率越大。

所述第一预设值的尺寸为0～100nm。

请参考图5，去除所述第四图形400（请参考图4）中的不可曝光的部分 第四子图形，形成第五图形500，所述第五图形500作为当前层图形中需要加 入的辅助图形。

去除所述第四图形400中的不可曝光的部分第四子图形401的方法包括： 去除所述第四图形中长度或宽度小于第二预设值的部分第四子图形。还包括： 将相邻间距小于第三预设值的相邻第四子图形合并。

去除所述第四图形中长度或宽度小于第二预设值的部分第四子图形的方 法包括：保持第四子图形401（参考图4）的中心位置不变，将所有第四子图 形401的长度和宽度均缩小第二预设值，部分第四子图形消失；然后将剩余 的缩小后的第四子图形的长度和宽度增大第二预设值，使剩余的第四子图形 恢复至原来尺寸。

所述第二预设值为当前层图形中的当前层子图形可曝光的最小图形宽 度。将所述第四图形中长度和宽度小于所述第二预设值的图形去除，是为了 确保形成的第五图形中的第五子图形均是可曝光图形。

所述第二预设值的范围为20nm～160nm。

除了去除第四图形中不可曝光的图形，还需要去除所述第四图形中不能 曝光形成的相邻图形之间的间距。

具体的，将相邻间距小于第三预设值的相邻第四子图形401合并的方法 包括：保持第四子图形401的中心位置不变，将第四子图形401的长度和宽 度均增大第三预设值，部分相邻的第四子图形401之间的间距就会消失，使 得相邻的所述第四子图形401合并，形成一个尺寸较大的图形，再将增大后 的第四子图形的长度和宽度减小第三预设值，使合并后尺寸较大的图形尺寸 减小。

所述第三预设值为当前层图形中可曝光的最小图形间距。

所述第三预设值的范围为20nm～36nm。

本实施例中，先去除所述第四图形中长度或宽度小于第二预设值的部分 第四子图形，再将相邻间距小于第三预设值的相邻第四子图形合并。通过上 述处理后形成的第五图形500包括第五子图形501，所述第五子图形501为第 四图形400中长度和宽度都较大的部分第四子图形。

在本发明的其他实施例中，也可以先将相邻间距小于第三预设值的相邻 第四子图形合并，再去除长度或宽度小于第二预设值的部分第四子图形。由 于先将部分第四子图形合并，导致部分原来尺寸小于第二预设值的部分第四 子图形的尺寸变大至大于第二预设值，最终形成的第五图形中，第五子图形 的数量会较多，更利于提高掩膜图形的透光率。

所述第五子图形作为需要在当前层图形中加入的辅助图形。

请参考图6，为所述第五图形500（请参考图5）与第一图形100（请参 考图1）的重叠图形600。

由于本实施例中，原来的当前层图形为空白图形，所以，在当前层图形 中加入第五图形后，所述当前层图形中只具有第五子图形501。从图6中可以 看出，在第五图形与第一图形的重叠图形中，所述第五子图形501的位置与 第一图形中的有源区辅助图形101和栅极辅助图形102之间没有重叠，并且 所述第五子图形501为透光图形，所以，以所述第五子图形510作为辅助图 形加入当前层图形中，可以提高当前层图形的掩膜版的透光率，并且不会损 坏下层的图形。另外通过控制所述第五子图形的大小，还可以调整形成的掩 膜版的透光率以及图形密度。

本发明的另一实施例中，还提供一种辅助图形的形成方法。

请参考图7，提供下层图形，所述下层图形为第一图形110。

所述第一图形110为主图形区域的图形。本实施例中，所述第一图形110 包括有源区图形111，多晶硅图形112。在本发明的其他实施例中，所述第一 图形110还可以包括其他类型的子图形。

请参考图8，提供当前层图形，所述当前层图形中包括若干当前层子图形 121，将所述下层图形和当前层图形重叠，形成第二图形210。

所述第二图形210中包括第一图形中的有源区图形111，多晶硅图形112 以及当前层图形中的当前层子图形121，所述第一图形中的子图形和当前层图 形中的子图形均作为第二图形200中的第二子图形。

所述当前层图形中的子图形为透光区域，具有切断多晶硅图形120以及 去除散射图形的作用。所述当前层图形位于第一图形的上方。

所述第二图形210中的子图形的位置不能与后续在当前层图形中加入的 辅助图形的位置有重叠，避免所述辅助图形破坏当前层子图形以及下层图形 中的子图形，对器件的性能造成影响。

请参考图9，将所述第二图形210（请参考图8）取反，获得第三图形310， 所述第三图形310和第二图形210为互补图形，所述第三图形310中包括若 干第三子图形311。

请参考图10，保持所述第三子图形311（请参考图9）的中心位置不变， 将所述第三子图形（请参考图9）的尺寸长度和宽度均缩小第一预设值，形成 第四图形410，所述第四图形410中包括若干第四子图形411。

后续选取所述第四图形410中的部分第四子图形411将作为当前层图形 内添加的辅助图形。

所述第一预设值的尺寸为0～100nm。本实施例中，所述第一预设值为 50nm。

第三图形310中，部分第三子图形的长度或宽度尺寸小于所述第一预设 值，所以，将所述第三子图形（请参考图9）的尺寸长度和宽度均缩小第一预 设值后，部分第三子图形会消失，在形成的第四图形410中的第四子图形411 的数量小于第三图形310中的第三子图形311的数量。

请参考图11，去除所述第四图形410（请参考图10）中的不可曝光的部 分第四子图形411（请参考图10），形成第五图形510，所述第五图形510作 为当前层图形中需要加入的辅助图形，所述第五图形510包括若干第五子图 形511。

去除所述不可曝光的部分第四子图形411的方法包括：去除所述第四图 形中长度或宽度小于第二预设值的部分第四子图形。还包括：将相邻间距小 于第三预设值的相邻第四子图形合并。

具体操作方法与上一实施例中相同，在此不作赘述。由于所述第四子图 形411的图形尺寸大于第二预设值，相邻图形之间的间距大于第三预设值， 所以，本实施例中，所述第五图形510与第四图形410相同。

请参考图12，为所述第五图形510（请参考图11）与第二图形210（请 参考图7）的重叠图形610。

所述第五子图形511与当前层子图形121为同一层图形，所述第五子图 形511作为当前层图形中的辅助图形，并且所述第五子图形511与所述第一 图形中的子图形111以及当前层子图形121的位置没有重叠部分。并且所述 第五子图形501为透光图形，所以，以所述第五子图形510作为辅助图形加 入当前层图形中可以提高当前层图形的掩膜版的透光率，并且不会损坏下层 的图形。另外通过控制所述第五子图形的大小，还可以调整形成的掩膜版的 透光率以及图形密度。

如背景技术中所述，现有技术中，并且很难对第二图形化过程中的曝光 目标图形进行准确的刻蚀偏差补偿。

可以对曝光目标图形中的所有子图形的尺寸增大一个固定的常数值，确 保在第二图形化过程中，能够将第一图形化过程中形成的图形中需要去除的 部分完全去除。然而这样会导致对第一图形化过程中形成的图形切除的部分 的尺寸大于设计值，并且与设计值的偏差较大，从而对器件性能造成较大的 影响。

本发明的实施例还提供了一种曝光目标图形的形成方法，针对第一图形 与第二图形的子图形之间的不同位置，分别采用不同的方法进行补偿，从而 对第二掩膜图形中的子图形进行准确的刻蚀偏差补偿。

请参考图13，提供下层曝光目标图形和待修正图形，所述下层目标图形 包括若干长条状的第一下层子图形，所述待修正图形中包括若干第一待修正 子图形，将所述下层曝光目标图形和待修正图形重叠，形成重叠图形，所述 待修正图形位于下层曝光目标图形上方，部分第一待修正子图形与部分第一 下层子图形之间具有重叠部分。图13中，同一填充类型的子图形为同一图形。

所述下层曝光目标图形为双重图形化过程的第一图形化过程的曝光目标 图形，包括若干长条状的第一下层子图形701；本实施例中，所述下层曝光目 标图形为第一图形化刻蚀多晶硅层的曝光目标图形。

所述待修正图形为双重图形化过程中的第二图形化过程中的曝光目标图 形，所述待修正图形中包括若干长条状的第一待修正子图形801。本实施例中， 所述第一待修正子图形801也是长条状图形，用于切开所述下层曝光目标图 形中的下层子图形701，所述第一待修正子图形801为透光图形，即光刻胶层 上被去除的图形。

所述待修正图形位于下层曝光目标图形上方，部分第一待修正子图形801 与部分第一下层子图形701之间具有重叠部分，从而可以在第二图形化过程 中将第一图形化形成的长条状的多晶硅图形中间断开。

请参考表1，建立光刻分辨率限制表，所述光刻分辨率限制表包括可曝光 区域和不可曝光区域。

所述光刻分辨率限制表的建立方法包括：提供掩膜图形，所述掩膜图形 上具有若干不同宽度和间距的子图形，所述子图形为掩膜图形的遮光区域； 对所述掩膜图形进行曝光，得到曝光图形，所述曝光图形包括若干曝光子图 形；以所述曝光子图形的宽度和相邻曝光子图形之间的间距分别作为横坐标 和纵坐标，建立光刻分辨率限制表，所述曝光子图形的宽度、所述曝光子图 形与相邻的子图形之间的间距位于所述光刻分辨率限制表中的可曝光区域， 而其余未形成的曝光图形的尺寸区域为光刻分辨率限制表中的不可曝光区 域。所述曝光图形为光刻胶层上保留的图形。

所述光刻分辨率限制表采用的曝光子图形的宽度范围为60nm～6000nm， 相邻曝光子图形之间的间距为60nm～300nm。

所述光刻分辨率限制表的可曝光区域和不可曝光区域的范围与光刻机台 的光刻分辨率相关，机台的分辨率越高所述光刻分辨率限制表中的可曝光区 域的范围越大。并且，所述光刻分辨率限制表的可曝光区域范围还与曝光子 图形的长度相关，长度越小，可曝光的区域越大。

本实施例中，根据实际的光刻机台，采用上述方法建立光刻分辨率限制 表。根据所述曝光图形，以所述曝光子图形的宽度和相邻曝光子图形之间的 间距分别作为横坐标和纵坐标，根据曝光结果建立光刻分辨率限制表，请参 考表1。

表1光刻分辨率限制表

本实施例中，表1所示的光刻分辨率限制表中，曝光子图形的宽度为L1， 相邻曝光子图形之间的宽度为S1，其中，L1的范围为80nm～350nm，S1的范 围为60nm～200nm。在本发明的其他实施例中，还可以建立数据范围更广，更 精细的第一光刻分辨率限制表。

表1中，数字“1”代表“可曝光”，数字“0”代表“不可曝光”。由表1可以看 出，随着间距S1逐渐变大，以及宽度L1逐渐变小，不可曝光区域逐渐变为 可曝光区域。

请继续参考图13，根据所述光刻分辨率限制表，保持所述第一待修正子 图形的中心位置不变，对与第一下层子图形有重叠的部分第一待修正子图形 的尺寸进行修正，形成第一修正子图形，使所述第一修正子图形进入可曝光 区域，并且位于可曝光区域中与不可曝光区域最接近的位置。

所述第一待修正子图形801a具有宽度S，所述宽度S为第一下层子图形 701需要被去除比部分的宽度。所述第一待修正子图形801a与相邻的第一待 修正图形801b之间的间距为L。

根据所述第一待修正子图形801a的宽度S和间距L，找到所述第一待修 正子图形801a在所述光刻分辨率限制表中的位置。由于所述第一待修正子图 形801a为透光图形，即光刻胶层中被去除的部分，所以，所述宽度S对应光 刻分辨率限制表中的相邻曝光子图形之间的间距S1，而所述间距L对应光刻 分辨率限制表中的曝光子图形的宽度L1。

本实施例中，所述第一待修正子图形801a的宽度S为70nm，间距L为 100nm，正好位于表1中的光刻分辨率限制表中的可曝光区域，并且位于可曝 光区域与不可曝光区域的临界位置。所以不需要对所述第一待修正子图形 801a进行修正。

在本发明的其他实施例中，所述第一待修正子图形801a的宽度S可以是 80nm，而间距L可以为100nm，则所述第一待修正子图形801a同样位于所述 光刻分辨率限制表中的可曝光区域，但是不处于所述可曝光区域和不可曝光 区域的临界位置处，此时可以减小所述宽度S依旧能够保持所述第一待修正 子图形801a位于所述光刻分辨率表中的可曝光区域，例如，将所述待修正子 图形801a的宽度减小至70nm，使所述第一待修正子图形801a位于可曝光区 域和不可曝光区域的临界位置处。

在本发明的其他实施例中，所述第一待修正子图形801a还可能位于所述 光刻分辨率限制表中的不可曝光区域，可以增大所述第一待修正子图形801a 的宽度S，形成第一修正子图形，使所述第一修正子图形进入可曝光区域，并 且，位于所述可曝光区域和不可曝光区域的临界位置处。

通过上述处理，一方面可以确保所述第一修正子图形位于可曝光区域， 可以通过曝光实现；另一方面，所述第一修正子图形位于可曝光区域和不可 曝光区域的临界位置处，所述第一待修正子图形的宽度为满足曝光条件的最 小值，可以使得对第一下层子图形701去除的尺寸最小，使最终形成的刻蚀 图形的尺寸与设计值相同或者偏离较小，避免影响形成的半导体器件的性能， 例如，在本实施例中，可以使形成的栅极末端与沟道区域保持足够的距离。

请参考图15，所述下层曝光目标图形中还包括若干第二下层子图形702， 所述第二下层子图形702中包括两个以上的不在同一直线上的长条状部分 712，以及连接所述长条状部分的连接部分。

后续需要通过第二图形化步骤去除所述连接部分的刻蚀图形。

请参考图16，所述待修正图形中包括第二待修正子图形802，在所述下 层曝光目标图形和待修正图形的重叠图形中，所述第二待修正子图形802覆 盖所述第二下层子图形702的连接部分722，以及位于所述连接部分722两侧 的部分长条状部分712。

为了能够确保在后续的刻蚀过程中，可以将所述连接部分722完全去除， 所述第二待修正子图形不仅完全覆盖所述连接部分722，还覆盖所述连接部分 722两侧的部分长条状部分712。

第二待修正子图形722与长条状部分721相交的边长812与连接部分722 之间的垂直距离为第二尺寸C，所述第二尺寸C的范围可以是10nm～60nm， 以确保所述能够将所述连接部分722完全去除。所述第二尺寸C可以根据多 次刻蚀过程获取。所述第二尺寸C为将所述连接部分722完全去除所需要的 最小值。

然后根据所述第二待修正子图形的宽度S’以及所述第二待修正子图形与 相邻的待修正图形中的子图形之间的间距，判断所述第二待修正子图形802 在光刻分辨率限制表（表1）中的位置，所述判断方法与之前对第一待修正子 图形801a（请参考图14）的判断方法相同，在此不作赘述。

如果所述第二待修正子图形802位于所述光刻分辨率限制表中的可曝光 区域，并且位于所述可曝光区域中最接近不可曝光区域的位置，即位于可曝 光区域与不可曝光区域的临界位置，则不需要对所述第二待修正子图形进行 修正。

如果所述第二待修正子图形802位于所述光刻分辨率限制表中的不可曝 光区域，则需要对所述第二待修正子图形进行修正，通过增大所述第二待修 正子图形的宽度S’获得第二修正子图形，使所述第二修正子图形位于曝光区 域中最接近不可曝光区域的位置，即位于可曝光区域与不可曝光区域的临界 位置。最终形成的第二修正子图形和长条状部分相交的边长，与连接部分之 间的垂直距离为第一尺寸C’，第一尺寸C’大于第二尺寸C。

如果所述第二待修正子图形802位于所述光刻分辨率限制表中的可曝光 区域，但是不在所述可曝光区域与不可曝光区域的临界位置，如果对所述第 二待修正子图形802进行修正，需要降低所述第二待修正子图形802的宽度 S’，最终形成的第二修正子图形和长条状部分相交的边长，与连接部分之间的 垂直距离为第一尺寸C’，第一尺寸C’小于第二尺寸C，所以，可以保持所述 第二待修正子图形802不变。

采用上述方法对第二待修正子图形802进行修正，一方面，可以使修正 后的第二修正子图形位于可曝光区域，可以在光刻胶层上曝光实现；另一方 面，所述第二修正子图形可以在后续刻蚀过程中将连接部分722完全去除； 再者，还可以在满足上述两个效果的前提下，使去除的长条状部分712的尺 寸最小，与设计值相同或者偏离较小，从而避免对所述长条状部分712所在 的半导体器件的性能造成影响。

另外在本发明的其他实施例中，所述下层曝光目标图形中还可以包括若 干第一散射子图形，所述第一是散射子图形为矩形的长条状图形。

所述第一散射子图形用于调节所述下层曝光目标图形中的图形密度，增 大形成所述曝光目标图形的光刻工艺窗口。在第一图形化过程中，会在待刻 蚀材料层上形成所述第一散射子图形，需要通过第二图形化过程，将所述第 二散射子图形去除。所以，在待修正图形中还包括与所述第一散射子图形对 应的第二散射子图形。

在重叠图形中，第二散射子图形与第一散射子图形完全重叠。为了能够 将所述第一散射子图形完全去除，需要对所述第二散射子图形进行修正，使 修正后的第二散射子图形的尺寸大于所述第一散射子图形的尺寸。所述修正 方法可以包括：保持所述第二散射子图形的中心位置不变，将所述第二散射 子图形的长度和宽度增大第四预设值，使增大后的第二散射子图形完全覆盖 第一散射子图形。所述第四预设值的范围为20nm～140nm。所述将所述第二散 射子图形的尺寸增大第四预设值，既可以确保可以完全去除所述第一散射子 图形，还要求不影响到所述下层图形中的其他图形。

综上所述，本发明的曝光目标的形成方法，通过光刻分辨率限制表，保 证修正后的曝光目标图能够曝光实现的同时，确保其他部分图形被去除的尺 寸最小，既能够将下层目标图形中的第一散射子图形以及其他不需要的图形 完全去除，又避免对形成的半导体器件的性能造成影响，导致所述半导体器 件的性能与设计值有较大的偏差。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员， 在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保 护范围应当以权利要求所限定的范围为准。