一种移动产业处理器接口信号转换电路和FPGA平台

摘要

本申请公开了一种移动产业处理器接口信号转换电路，包括：用于获取移动产业处理器接口信号中的高速信号，并将所述高速信号转换为高速低电压差分信号的高速信号转换芯片，用于获取移动产业处理器接口信号中的低速指令，将所述低速指令转换为低速LVTTL电平信号的低速指令转换电路。上述电路通过将MIPI信号源的输出信号转换为所述FPGA平台能够识别的高速低电压差分信号和低速LVTTL电平信号，从而实现了MIPI信号源接入FPGA平台。

说明书

技术领域

本申请涉及信号转换技术领域，更具体地说，涉及一种移动产业处理器 接口信号转换电路和FPGA平台。

背景技术

移动产业处理器接口(Mobile Industry Processor Interface，MIPI)是MIPI 联盟发起的为移动应用处理器制定的开放标准，是一种最近几年比较流行的 高速图像传输方式，目前主要应用在处理器和显示屏幕之间的图像传输。

在进行MIPI接收芯片的开发时，需要用现场可编辑门阵列(Field－ Programmable Gate Array，FPGA)平台验证正在设计的芯片的逻辑代码是否 正确。这就需要将MIPI的信号源(或MIPI信号发生器)接入FPGA验证平台， 但是目前大多数FPGA平台不能直接对接MIPI信号源，因为大多FPGA平台没 有MIPI电平接收能力。

因此，如何实现MIPI的信号源(或MIPI信号发生器)能够接入FPGA验证 平台，成为本领域技术人员亟待解决的技术问题。

发明内容

有鉴于此，本申请提供一种移动产业处理器接口信号转换电路和FPGA平 台，用于实现MIPI的信号源(或MIPI信号发生器)接入FPGA验证平台。

为了实现上述目的，现提出的方案如下：

一种移动产业处理器接口信号转换电路，包括：

高速信号转换芯片，用于获取移动产业处理器接口信号中的高速信号， 并将所述高速信号转换为高速低电压差分信号；

低速指令转换电路，用于获取移动产业处理器接口信号中的低速指令， 将所述低速指令转换为低速LVTTL电平信号。

优选的，上述移动产业处理器接口信号转换电路中，所述低速指令转换 电路，包括：

第一端与移动产业处理器接口信号源的正向输出端相连第一电阻；

一端与所述第一电阻的第二端相连、另一端接地的第二电阻；

控制端与所述第一电阻的第二端相连的第一反向放大电路；

第一端与所述第一反向放大电路的输出端相连的第五电阻；

第一端与移动产业处理器接口信号源的反向输出端相连第三电阻；

一端与所述第三电阻的第二端相连、另一端接地的第四电阻；

控制端与所述第三电阻的第二端相连的第二反向放大电路；

第一端与所述第二反向放大电路的输出端相连的第六电阻；

所述第五电阻的第二端作为所述低速指令转换电路的第一输出端；

所述第六电阻的第二端作为所述低速指令转换电路的第二输出端。

优选的，上述移动产业处理器接口信号转换电路中，所述第一反向放大 电路和第二反向放大电路均为一级反向放大电路。

优选的，上述移动产业处理器接口信号转换电路中，所述第一反向放大 电路和第二反向放大电路均为二级反向放大电路。

优选的，上述移动产业处理器接口信号转换电路中，所述第一反向放大 电路包括：

基极与所述第一电阻第二端相连、发射极接地的第一三极管；

一端与第一电源相连、另一端与所述第一三极管的集电极相连的第七电 阻；

基极与所述第一三极管的集电极相连、发射极接地的第二三极管；

第一端与第一电源相连、第二端与所述第二三极管的集电极相连的第八 电阻；

一端与所述第八电阻的第一端相连、另一端接地的电容；

所述第二反向放大电路包括：

基极与所述第三电阻的第二端相连、发射极接地的第三三极管；

一端与第一电源相连、另一端与所述第三三极管的集电极相连的第九电 阻；

基极与所述第三三极管的集电极相连、发射极接地的第四三极管；

第一端与第一电源相连、第二端与所述第四三极管的集电极相连的第十 电阻。

优选的，上述移动产业处理器接口信号转换电路中，所述第一反向放大 电路和第二反向放大电路中的开关管为三极管或MOS管。

优选的，上述移动产业处理器接口信号转换电路中，所述第一电阻、第 二电阻、第三电阻和第四电阻均为可调电阻。

优选的，上述移动产业处理器接口信号转换电路中，所述高速信号转换 芯片为DS90LV004处理芯片；

所述DS90LV004处理芯片的IN0P接口通过第十一电阻与移动产业处理 器接口信号源的正向输出端相连；

所述DS90LV004处理芯片的IN0N接口通过第十二电阻与移动产业处理 器接口信号源的反向输出端相连。

优选的，上述移动产业处理器接口信号转换电路中，所述第十一电阻和 第十二电阻为可调电阻。

一种移动产业处理器接口信号转换FPGA平台，包括：FPGA平台和上述 权利要求1-9任意一项公开的移动产业处理器接口信号转换电路。

从上述的技术方案可以看出，本申请公开的移动产业处理器接口信号转 换电路通过采用高速信号转换芯片和低速指令转换电路将MIPI信号源的输出 信号转换为所述FPGA平台能够识别的高速低电压差分信号和低速LVTTL电 平信号，从而实现了MIPI信号源接入FPGA平台。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实 施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面 描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不 付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本申请实施例公开的移动产业处理器接口信号转换电路的结构图；

图2为本申请另一实施例公开的移动产业处理器接口信号转换电路的结 构图。

具体实施方式

为了解决现有技术中，本申请公开了一种移动产业处理器接口信号转换 电路和FPGA平台，能够实现MIPI的信号源(或MIPI信号发生器)接入FPGA 验证平台。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行 清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而 不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做 出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1为本申请实施例公开的移动产业处理器接口信号转换电路的结构图。

申请人通过研究FPGA平台发现，FPGA平台大都具有接收LVDS和LVTTL 电平的能力，因此，针对于这一特性，本申请公开了一种移动产业处理器接 口信号转换电路，参见图1，包括：

高速信号转换芯片100，所述高速信号转换芯片100与MIPI信号源的输 出端相连，用于获取移动产业处理器接口信号中的高速信号，并将所述高速 信号转换为高速低电压差分信号(高速LVDS)；

低速指令转换电路200，所述低速指令转换电路200与MIPI信号源的输 出端相连，用于获取移动产业处理器接口信号中的低速指令，将所述低速指 令转换为低速LVTTL电平信号。

参见本申请上述实施例公开的技术方案可见，通过采用高速信号转换芯 片100和低速指令转换电路200将MIPI信号源0的输出信号转换为所述FPGA 平台1能够识别的高速低电压差分信号和低速LVTTL电平信号，从而实现了 MIPI信号源接入FPGA平台。

图2为本申请另一实施例公开的移动产业处理器接口信号转换电路的结 构图。

可以理解的是，本申请还具体公开了一种低速指令转换电路200的结构 图，参见图2所述低速指令转换电路200，具体可以包括：第一支路和第二支 路；

所述第一支路包括：

第一端与移动产业处理器接口信号源的正向输出端IN0+相连第一电阻 R1；

一端与所述第一电阻R1的第二端相连、另一端接地的第二电阻R2；

控制端与所述第一电阻R1的第二端相连的第一反向放大电路201；

第一端与所述第一反向放大电路201的输出端相连的第五电阻R5；

所述第二支路包括：

第一端与移动产业处理器接口信号源的反向输出端IN0-相连第三电阻 R3；

一端与所述第三电阻R3的第二端相连、另一端接地的第四电阻R4；

控制端与所述第三电阻R3的第二端相连的第二反向放大电路202；

第一端与所述第二反向放大电路202的输出端相连的第六电阻R6；

所述第五电阻R5的第二端作为所述低速指令转换电路200的第一输出 端；

所述第六电阻R6的第二端作为所述低速指令转换电路200的第二输出 端。

本申请上述实施例公开的低速指令转换电路200通过第一支路与所述 MIPI信号源的IN0+端口相连，输出LVTTL00电平信号；通过所述第二支路 与所述MIPI信号源的IN0-端口相连，输出LVTTL01电平信号，从而实现将 所述MIPI信号中的低速指令转换为低速LVTTL电平信号进行输出。

可以理解的是，本申请上述实施例中的技术方案中，所述第一反向放大 电路201和第二反向放大电路202为一级反向放大电路或多级放大电路，当 所述第一反向放大电路201和第二反向放大电路202为一级放大电路时， FPGA平台则需要在对所述第一反向放大电路201和第二反向放大电路202 的输出信号进行反向一次，当然，为了保持解码出来的MIPI低速信号(低速 LVTTL)与所述MIPI信号源发出的原始信号保持一致，本申请上述实施例中 的所述第一反向放大电路201和第二反向放大电路202可以为二级放大电路。

当所述第一反向放大电路201和第二反向放大电路202均为2级放大电 路时，参见图2，所述第一反向放大电路201包括：

基极与所述第一电阻R1第二端相连、发射极接地的第一三极管Q1；

一端与第一电源VCC相连、另一端与所述第一三极管Q1的集电极相连 的第七电阻R7；

基极与所述第一三极管Q1的集电极相连、发射极接地的第二三极管Q2；

第一端与第一电源VCC相连、第二端与所述第二三极管Q2的集电极相 连的第八电阻R8；

一端与所述第八电阻R8的第一端相连、另一端接地的电容C；

所述第二反向放大电路202包括：

基极与所述第三电阻R3的第二端相连、发射极接地的第三三极管Q3；

一端与第一电源VCC相连、另一端与所述第三三极管Q3的集电极相连 的第九电阻R9；

基极与所述第三三极管Q3的集电极相连、发射极接地的第四三极管Q4；

第一端与第一电源VCC相连、第二端与所述第四三极管Q4的集电极相 连的第十电阻R10。

可以理解的是，本申请上述实施例中的所述第一反向放大电路201和第 二反向放大电路202中的三极管用于剥离MIPI信号中的低速信号，其可以为 三极管、MOS管、CMOS芯片或buffer类芯片，即只要能够保证其能够剥离 低速信号即可，优选的，由于MIPI信号的特点，在上述电路下，低速信号的 高低电平只差只有几百毫伏，如果对低速信号剥离的时候，阈值不准确，很 难做到精确剥离，因此本申请上述实施例中的第一反向放大电路201和第二 反向放大电路202中用到的开关管为三极管，至于所述三极管为NPN型还是 PNP行由电路的具体结构而定。

可以理解的是，根据MIPI信号源信号的幅度不同，低速指令转换电路 200中的电阻的阻值也就不同，因此为了能够使得上述低速指令转换电路200 能够适配不同类型的MIPI信号源，本申请上述实施例中的所述第一电阻R1、 第二电阻R2、第三电阻R3和第四电阻R4均为可调电阻。

可以理解的是，本申请上述实施例中的高速信号转换芯片100可以为现 有技术中任意一种能够实现将所述高速信号转换为高速低电压差分信号的处 理芯片，例如，其可以为型号为DS90LV004(DS90LV004LVDS repeater)的 处理芯片；

所述DS90LV004处理芯片的IN0P接口通过第十一电阻R11与移动产业 处理器接口信号源的正向输出端IN0+相连；

所述DS90LV004处理芯片的IN0N接口通过第十二电阻R12与移动产业 处理器接口信号源的反向输出端IN0-相连。

其中，为了使得所述DS90LV004处理芯片能够适配不同类型的MIPI信 号源，所述第十一电阻R11和第十二电阻R12均为可调电阻。

可以理解的是，对应于本申请上述任意一实施例公开的一种移动产业处 理器接口信号转换电路，本申请还公开了一种移动产业处理器接口信号转换 FPGA平台，参见图1，包括：FPGA平台1和上述任意一项公开的移动产业 处理器接口信号转换电路。

其中，需要说明的是由于上述移动产业处理器接口信号转换电路把MIPI 的高速和低速信号进行分离后输出的高速低电压差分信号和低速LVTTL电 平信号后的处理时间，会有<2ns的延迟差异，因此可能会导致到达PFGA平 台的时间不同。因此，如果想在FPGA平台进行精确模拟真实的MINI信号,则 还需要在FPGA平台对接收到的高速低电压差分信号和低速LVTTL电平信号 进行相位调整。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都 是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用 本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易 见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下， 在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例， 而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。