一种基于UVM构建1394链路层事务级模型

摘要

本发明提供一种基于UVM构建1394链路层事务级模型，该模型提供了非常方便的控制接口，使使用人员很容易的模拟验证设计的各种场景。该基于UVM构建1394链路层事务级模型包括链路层请求模型、链路层数据包模型、应用层数据包模型、链路层监控模型、全局配置表；应用该基于UVM构建1394链路层事务级模型时，1394链路层和应用层的验证人员可以分开工作而互不影响，具有良好的重用性，显著减小了验证人员的工作量，加快芯片验证的进度。

说明书

技术领域

本发明属于SoC芯片设计验证技术领域，涉及一种分层协议的事务级建 模，特别是涉及一种一种基于UVM构建1394链路层事务级模型。

背景技术

IEEE-1394协议是分层的协议，从上到下分为应用层、链路层、物理层， 在基于该协议研制不同1394系列芯片过程中，1394物理层芯片的验证需要开 发1394链路层模型和1394总线网络拓扑模型，1394链路层模型和物理层模 型可以组建多样的1394总线网络拓扑，此外不同的应用层协议的实现要求不 同的应用层模型，开发分层协议模型可以为1394链路层、应用层芯片、集成 1394专用引擎的SoC芯片等的验证环境所复用，因此，产品研制早期开发满 足1394链路层协议的事务级模型是非常重要的。

采用事务级模型作为芯片验证环境的一部分而提供事务级激励时，为了 能验证更多的功能点，尽可能能覆盖更多的代码和功能，往往需要产生大量 的有效验证激励序列，采用基于verilog方法构建的1394链路层模型时，往往 链路层和其上的应用层模型一起实现，这样不同协议验证人员修改自己的配 置或激励时，容易影响到链路层或应用层，且这种模型提供的多个激励序列 相互独立，不能在已有验证序列基础上重用而形成新的验证项，不能很好组 合已有的多个验证序列而形成新的验证序列，同时对验证序列的随机约束具 有一定的局限性，这样验证人员使用这种方法开发的模型而编写验证激励序 列时需要较多的精力和时间。

发明内容

为了解决背景技术中存在的问题，本发明提供一种基于UVM构建1394 链路层事务级模型的方法，该方法提供了非常方便的控制接口，使使用人员 很容易的模拟验证设计的各种场景。

本发明的解决方案是：

该基于UVM构建1394链路层事务级模型包括链路层请求模型、链路层 数据包模型、应用层数据包模型、链路层监控模型、全局配置表；

所述链路层请求模型用于实现1394链路层的请求，并可根据配置，发送 不同的请求；所述链路层数据包模型用于实现1394链路层各种类型的数据包， 并可根据配置，发送不同的数据包；所述应用层数据包模型用于实现应用层 AS5643协议定义的各种类型的数据包，并可根据配置，发送不同的数据包； 所述链路层监控模型，用于收集和分析PHY-LINK接口所有传输的数据；所 述全局配置表定义了链路层监控模型触发的事件和收集的部分数据原型，并 用于控制链路层事务级模型或应用层数据包模型产生特定的激励序列；

用户使用该模型发送链路层数据包时，首先启动链路层请求模型，由链 路层请求模型向物理层模型发送请求信号，发送请求信号时，链路层监控模 型监控该信号并记录，物理层模型接收到请求信号后进行仲裁，并将授权信 息反馈至PHY-link接口，同时链路层监控模型记录授权信息，并触发全局配 置表中定义的授权事件，当链路层数据包模型监控到授权事件时，将授权信 息与链路层监控模型记录的请求信号进行匹配，如果授权信息匹配成功，则 链路层数据包模型向物理层发送数据包，同时将该数据包收集至积分板；数 据包收集至积分板具体可以采用链路层数据包模型向积分板发送，或链路层 监控模型向积分板发送；

用户使用该模型发送应用层数据包时，首先启动链路层请求模型，由链 路层请求模型向物理层模型发送请求信号，发送请求信号时，链路层监控模 型监控该信号并记录，物理层模型接收到请求信号后进行仲裁，并将授权信 息反馈至PHY-link接口，同时链路层监控模型记录授权信息，并触发全局配 置表中定义的授权事件，当应用层数据包模型监控到授权事件时，将授权信 息与链路层监控模型记录的请求信号进行匹配，如果授权信息匹配成功，则 应用层数据包模型将数据包发送至链路层数据包模型，再由链路层数据包模 型向物理层发送数据包；同时将该数据包收集至积分板；

用户使用该模型接收数据包时，链路层监控模型通过PHY-link接口收集 来自物理层的所有数据信息并解析，对解析后的数据包进行校验，校验正确 的数据包进行发送，发送前进行目标判断，判断该数据包应发送至应用层或 链路层，判断完成后发送。

上述链路层请求模型包括链路层请求序列、链路层请求单元、链路层请 求通道、链路层请求驱动和链路层请求接口；当启动链路层请求序列时，链 路层请求通道将链路层请求序列包含的链路层请求单元发送至链路层请求驱 动，提取链路层请求单元中的参数数据，依据链路层请求类型的时序格式将 请求信号经链路层请求接口发送至物理层。

上述链路层数据包模型包括链路层数据包序列、链路层数据包单元、链 路层数据包通道、链路层数据包驱动和链路层数据包接口；当启动链路层数 据包序列时，链路层数据包通道将链路层数据包序列包含的链路层数据包单 元发送至链路层数据包驱动，提取链路层数据包单元中的参数并根据数据包 类型进行打包，按链路层数据包发送时序的格式将数据包经链路层数据包接 口发送至物理层。

上述应用层数据包模型包括应用层数据包序列、应用层数据包单元、应 用层数据包通道、伪随机数据通道发生器，应用层监控模块；当启动应用层 数据包序列时，应用层数据包通道将应用层数据包序列包含的应用层数据包 单元发送至伪随机数据通道发生器，伪随机数据通道发生器从应用层数据包 单元通道接收应用层数据包并将该数据包发送至链路层数据模型；应用层监 控模块用于接收来自链路层监控模型的数据包信息。

本发明的优点在于：

该基于UVM构建1394链路层事务级模型通过分别实现链路层请求模型、 链路层数据包模型、应用层数据包模型、链路层监控模型和全局配置表，能 完整地模拟1394链路层的行为。

该基于UVM构建1394链路层事务级模型的链路层请求模型、链路层数 据包模型、应用层数据包模型均提供了基本的激励序列，该激励序列具有继 承性和灵活的随机约束性，可以重用原有的随机序列形成新的随机序列，可 以将多个随机激励序列组成新的分层随机激励序列，可以重用原有的激励场 景而构成新的激励场景。

同时，应用该基于UVM构建1394链路层事务级模型时，1394链路层和 应用层的验证人员可以分开工作而互不影响，具有良好的重用性，显著减小 了验证人员的工作量，加快芯片验证的进度。

附图说明

图1为支持分层协议的1394链路层和应用层事务级模型结构框图；

图2为1394链路层请求模型结构框图；

图3为1394链路层数据包模型结构框图；

图4为支持AS5643协议的应用层数据包模型结构框图；

图5为基于UVM构建的1394链路层事务级模型详细结构示意图。

具体实施方式

该基于UVM构建1394链路层事务级模型包括链路层请求模型、链路层 数据包模型、应用层数据包模型、全局配置表和链路层监控模型；其中，

链路层请求模型用于实现1394链路层各种类型的请求，并可根据配置， 发送不同的请求；

链路层数据包模型用于实现1394链路层各种类型的数据包，并可根据配 置，发送不同的数据包；

全局配置表定义了链路层监控模型触发的事件和收集的部分数据原型， 并用于控制链路层事务级模型或应用层数据包模型产生特定的激励序列；

链路层监控模型用于收集和分析PHY-LINK接口所有传输的数据；应用 层数据包模型用于实现应用层AS5643协议定义的各种类型的数据包，并可根 据配置，发送不同的数据包。

链路层请求模型是一种分层的结构，自顶向下顺序包括链路层请求序列、 链路层请求单元、链路层请求单元通道、链路层请求驱动、链路层请求接口； 其中链路层请求序列为链路层模型发送链路层请求单元的载体，该序列按 1394链路层协议约束链路层请求单元的值，是发送链路层请求的基本单元， 所有链路层请求都由其扩展；

链路层请求单元用于实现1394链路层请求的参数，是链路层请求序列要 约束发送的核心数据；链路层请求单元通道，用来将链路层请求序列里包含 的链路层请求单元发送到链路层请求驱动；

链路层请求驱动用来将从链路层请求单元通道不断获取的链路层请求单 元转化成PHY-LINK接口链路层请求的时序信号发送出去；

链路层请求接口为链路层请求模型和具有标准PHY-LINK接口的物理层 模型或物理层设计相连接的接口。

链路层数据包模型也是一种分层的结构，自顶向下顺序包括链路层数据 包序列、链路层数据包单元、链路层数据包通道、链路层数据包驱动、链路 层数据包接口，其中，

链路层数据包序列为链路层模型发送链路层数据包单元的载体，该序列 按1394链路层协议约束链路层数据包单元的值，从而构成不同的链路层数据 包，所有链路层数据包都应由其扩展；

链路层数据包单元用于实现1394链路层协议定义的1394链路层数据包 组成部分，是链路层数据包要约束发送的核心数据；

链路层数据包单元通道用来将链路层数据包序列里包含的链路层数据包 单元发送到链路层数据包驱动；

链路层数据包驱动用来将从链路层数据包单元通道获取的链路层数据包 单元转化成1394PHY-LINK接口数据包的时序信号发送出去；

链路层数据包接口为链路层数据包模型和物理层模型或物理层设计相连 接的接口。

应用层数据包模型亦是一种分层的结构，自顶向下顺序包括应用层数据 包序列、应用层数据包单元、应用层数据包通道、伪随机数据通道发生器； 其中，

应用层数据包序列为应用层模型发送应用层数据包单元的载体，该序列 按AS5643协议约束STOF包或异步流包；

应用层数据包单元用于实现AS5643协议定义的STOF包或异步流包组成 部分的参数集合，是应用层数据包序列要约束发送的核心数据；

应用层数据包单元通道用来将应用层数据包序列里包含的应用层数据包 单元发送到伪随机数据通道发生器；

伪随机数据通道发生器，用来从应用层数据包单元通道接收STOF包或 异步流包，并将其转发到1394链路层数据包模型。

下面结合附图和具体实施例，对本发明的技术方案进行清楚、完整地表 述。显然，所表述的实施例仅是本发明一部分实施例，而不是全部的实施例， 基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提所获得 的所有其他实施例，都属于本发明的保护范围。

如图1所示，链路层请求模型和链路层数据包模型分别能发出链路层请 求和链路层数据包，两者配置的链路层工作模式和数据包的发送速度必须匹 配，全局配置表定义的数据类型和事件用来控制链路层请求模型和链路层数 据包模型产生特定的激励序列，在1394链路层事务级模型中任何一个组件都 可以获取全局配置表，全局配置表定义的事件和部分数据由链路层监控模型 触发和收集，链路层监控模型收集发送的数据和从PHY接收来的数据，并将 收集的部分数据和触发的事件存储在全局配置表，将收集的正确数据包完整 的发送到记分板组件和应用层数据包模型，应用层数据包模型能发送AS5643 定义的数据包，该数据包先被发送到链路层数据包模型，然后由链路层数据 包模型发送到物理层或设计；

链路层请求模型，用于实现发送1394链路层各种数据包的请求类型，以 获取1394总线的授权；链路层数据包模型用于实现1394链路层协议定义的 不同类型数据包的发送、CRC的计算、错误的注入等；应用层数据包模型用 于实现AS5643协议定义的不同类型数据包的发送，如发送STOF包和异步流 包。

全局配置表用于控制链路层事务级模型或应用层数据包模型产生特定的 激励序列，如链路层数据包模型或应用层数据包模型等待授权事件后开始发 送数据包或由于CRC错误事件而停止发送数据包等；

链路层监控模型用于监控PHY-LINK接口发生的所有事件，收集来自 PHY的所有数据，收集发送的请求和数据包信息，并将来自PHY的数据包广 播到记分板组件或应用层数据包模型，实现了1394链路层协议定义的cycle master同步功能等；

PHY为物理层设计或物理层模型。PHY-LINK接口为物理层和链路层的 接口。记分板组件为使用1394链路层事务级模型时，验证环境的基本构成部 分，用来进行平台数据运行的合法性检查。

所述组件，为1394链路层事务级模型的任何一个组成部分。

UVM(Universal Verification Methodology)是SoC芯片验证方法学的行业 标准，目前正在进行IEEE的标准化工作，其提供了一套开源的基于 systemverilog的类库，目的是便于验证环境的可重用和移植，本发明基于其类 库而进行的设计。

如图2所示，本实施方式中的链路层请求模型，是一种分层的结构，包 括：

链路层请求序列，继承类uvm_sequence的特性，其按照1394链路层协 议定义约束相应的链路层请求单元而实现不同的激励序列，不同的激励序列 通过链路层请求通道仲裁后，发送到链路层请求驱动，从而实现激励的注入， 仲裁机制是uvm_sequencer的内嵌特性，该序列是发送链路层请求的基本单 元，所有链路层请求都由其扩展；

链路层请求单元，继承类uvm_sequence_item，其符合IEEE-1394-2008 协议关于链路层请求参数的定义，包括了link工作的模式(枚举类型，值为 alpha或beta)、alpha请求类型(枚举模式，值为立即IMMREQ、等时ISOREQ、 优先级PRIREQ等)、beta请求类型(枚举模式，值为立即请求 PH_IMMED_REQ、下次奇间隔请求PH_NEXT_EVEN等)、请求速度、寄存 器地址、寄存器数据、请求的格式(beta或alpha)、请求的级联等；

链路层请求通道，继承类uvm_sequencer的特性，当有链路层请求序列发 送请求信息时，其提供了将带有约束随机的产生的链路层请求单元发送到链 路层请求驱动通道，是所有链路层请求序列要约束发送的核心数据；

链路层请求驱动，继承类uvm_driver的特性，其实现了IEEE-1394-2008 协议关于链路层发送的alpha和beta请求时序的驱动任务，通过不断获取的链 路层请求单元参数决定发起alpha或beta请求；

链路层请求接口，由PHY-LINK接口信号Lreq和物理层时钟Sclk信号构 成，负责链路层请求模型和PHY-LINK接口之间的连接；

上述实施例所述的链路层请求模型，能模拟发送链路层的请求和请求取 消的功能，和其它模型独立，使用起来而互不影响。

如图3所示，本实施方式中的链路层数据包模型，是一种分层的结构， 包括：

链路层数据包单元，继承类uvm_sequence_item的特性，根据 IEEE-1394-2008协议定义了数据包组成结构，包括了异步包、异步流包、等 时包、cycle_start包、ack包、phy包的组成位段、crc等注入错误机制，以枚 举类型定义数据包的类型、发送速度和发送模式，根据包的类型重新构建包， 并计算crc，然后重新实现uvm内嵌的do_pack，do_unpack函数，将不同数 据包打包成位宽8位的动态数组等。

链路层数据包通道，继承类uvm_sequencer，其提供了将带有约束随机产 生的链路层数据包单元发送到链路层数据包驱动的通道。

链路层数据包驱动，继承类uvm_driver的特性，通过不断获取链路层数 据包单元，按IEEE-1394-2008链路层协议数据包发送的alpha和beta时序发 送数据包。

链路层数据包接口，由PHY-LINK接口信号和物理层时钟Sclk信号构成。

链路层数据包序列，继承类uvm_sequence的特性，按IEEE-1394-2008链 路层协议定义的数据包发送和接收流程来模拟数据包的发送和接收，可充分 利用链路层监控模块监控下来的总线信息来控制数据包的收发。

上述实施例链路层数据包模型可以精确模拟链路层各种约束条件下的数 据包的发送行为，另外添加了错误注入功能，如产生CRC错误的数据包、产 生数据长度和有效载荷不一致的数据包、产生分片的不完整数据包、产生校 验错误的ack包、PHY包等，提供了非常方便的控制接口，使使用人员很容 易的模拟验证设计的各种场景。

如图4所示，本实施方式中的应用层数据包模型，是一种分层的结构， 包括：

应用层数据包激励序列，继承类uvm_sequence的特性，用于实现AS5643 协议定义的STOF包和异步流包，包的组成部分可以由模型使用者约束；

应用层请求单元，继承类uvm_sequence_item，实现了AS5643协议定义 数据包组成部分，包括AS5643定义的STOF和异步流包的位段Datalength、 tag、channel，Tcode，Sy，MessageID，Node ID、CCBranch Status、Priority， Message Payload Data Length，Health Status Word，Hearbeat，Message Data， STOF Transmit Offset、VPC等。

应用层数据包通道，继承类uvm_sequencer，其提供了将带有约束随机产 生的应用层数据包单元发送到伪随机数据通道发生器；

伪随机数据通道发生器，用于将AS5643发送的数据包转发到1394链路 层通道，其继承类uvm_sequence，在该发生器中需要申明一个通用的数据包 通道，从该通道获取应用层请求单元，然后将应用层请求单元定义的数据约 束给链路层请求单元，这样应用层数据包就能发送到链路层，实现这样一种 机制关键在于应用层数据包通道与链路层数据包的通道的互联，本设计中所 有模型及其组件均以UVM定义的pull模式进行互联，链路层数据包通道使用 端口uvm_seq_item_pull_port的方法来与应用层数据包通道互联；

应用层监控模块，用来接收和分析来自链路层监控模型的STOF包、异 步流包、STOF发送事件、STOF接收事件等；

这种应用层模型，可以使1394链路层和AS5643协议的验证人员分开工 作而互不影响，实际上应用层模型的架构不仅可以支持AS5643协议，稍微修 改就可以支持OHCI等其它应用层协议，很容易移植，其可以作为不同系列 芯片验证环境的激励模型在模块级、系统级复用，因此这种协议分层的模型 结构具有良好的可重用性。

如图1和图5所示，本实施方式中的全局配置表，其定义如请求类型、 速度、ack码、授权类型、授权格式、总线状态、PHY-LINK接口状态、当前 相位、cycle_master类型等的结构体、枚举类型，定义事件，如请求发送ack 包事件、接收到或发送cycle_start包事件、子务间隔事件、仲裁复位间隔事件、 phy授权事件、物理层中断事件、主动或被动传输phy寄存器值事件、请求取 消事件等、可以定义整型值，如节点的physical_id，bus_id、链路层是否有充 分缓冲资源resource_avail、crc错误计数等。

这种全局的配置表，可以在扩展的激励序列中获取，使用起来方便，定 位事件准确，可以精确控制模拟1394链路层的行为；

如图1和图5所示，本实施方式中的链路层监控模型，实现链路层需要 监控的内容，链路层监控模型触发的部分事件和收集的数据被添加到全局配 置表中，链路层监控模型监控的事务包括：

a)监控并且记录链路层请求模型分别工作在alpha和beta模式下发出的所 有请求信息，包括请求的类型，请求的速度，请求的格式，寄存器请求的地 址和数据，同时触发请求开始和结束事件，alpha模式时，触发异步请求、 等时请求、立即请求、优先级请求发送事件，beta模式时，触发立即、 NEXT_ODD或NEXT_EVEN、等时奇偶相位请求、寄存器读写请求、cycle_start 奇偶相位请求、接收到cycle_start包，发送cycle_start_due的事件等；

b)监控链路层模型与物理层模型在beta模式下的请求相位关系；

c)监控请求取消的情况来实现与物理层的同步，如监控总线复位或 PHY-LINK接口复位来触发请求取消事件，当1394链路层模型监控到这个事 件时，等待总线复位结束或PHY-LINK接口复位完成后，再次重新发起数据 包的请求；

d)监控beta模式下more_info信息来进行数据包发送的级联；

e)监控级联包的请求类型和速度编码情况；

f)通过接收cycle_start包，并校验其CRC数据的正确性，以监控当前链 路层模型当前处理的是异步事务还是等时事务，以使1394链路层模型对接收 的流包进行区分；

g)监控PHY-LINK接口初始化状态；

h)监控发送包的hold_cycle长度；

i)监控并记录Link当前处于接收、发送、授权、保持、空闲等状态，监 控并记录beta的pint信息等；

j)监控并记录当前beta授权的类型和速度，由链路层数据包或应用层数 据包模型来决定是否发送当前的数据包，即当前的授权信息与链路层模型发 送的请求信息必须相匹配；

k)监控来自物理层的状态信息及总线状态，如处理来自PHY的中断，寄 存器主动传输，总线当前处于子务间隔或仲裁复位间隔、等时奇偶相位等；

l)实现IEEE-1394-2008协议定义的cycle sync事件模型，当计时达到 125us时，发出cycle start发送事件，用于控制当链路层模型为cyle_master时 何时发送cyle_start包；

m)实现AS5643协议定义的STOF包发送频率事件模型，当计时达到 STOF带宽或发送频率时，发出stof start事件，该事件用于控制应用层模型发 送STOF包的频率；

n)实现协议定义的链路层状态机，该状态机可用于统计使用模型时各种 条件的跳转，以检查使用模型触发激励的完备性等。

o)监控并记录当前接收包的速度编码；

p)监控并记录分析接收到的所有数据包，如果接收到两个字，分析判断 是PHY包还是负载为0的流包，如果是PHY包，要检查PHY包的第一个字 与第二个字是否互为反，流包要检查头部CRC，如果大于两个字，检查bus_id、 physical_id和数据包的头部和数据crc是否正确，对CRC校验正确的包，打 包成链路层数据包单元通过广播端口发送到需要处理该数据包的其它组件， 如发送到应用层监控模块或模型之外的记分板组件；

链路层监控模型实时监控PHY-LINK接口传输的数据，和产生的事件， 能精确反映链路层的工作状态，另外在使用本模型的平台中，可以将所有收 集的数据和触发产生的事件打印出来，方便调试使用。

链路层事务级模型的各个组件详细的互联关系见图5，其中填充为灰色的 部分为应用层模型。

下面进一步详述实施例链路层事务级模型的使用方法：

当使用上述链路层事务级模型作为验证环境的组件时，需要扩展uvm_test 类来实现向PHY注入指定的激励，如从全局配置表获取链路层监控模型触发 的事件或收集的数据，来控制链路层请求序列或链路层数据包序列，仅发送 请求时，扩展链路层请求序列，随机或受控约束请求类型的参数，然后通过 在链路层请求通道启动该序列，即可将需要的请求发送到物理层。

当发送链路层数据包时，扩展链路层请求序列和链路层数据包序列，请 求模式(alpha或beta)和速度必须相匹配，请求发送之后，利用链路层监控 模型获取的授权信息来发送当前的链路层数据包，链路层数据包的发送需要 启动链路层数据包通道，从而将链路层数据包发送到PHY。

当发送应用层AS5643数据包时，需要将伪随机数据通道发生器申明的数 据包通道指向应用层数据包通道，步骤如下：

a)启动链路层请求序列，发送链路层请求；

b)利用链路层监控模型判断PHY的授权信息；

c)启动应用层数据包序列，通过应用层数据包通道，将STOF数据包或 异步流包发送到伪随机数据通道发生器，要求应用层数据包序列的模式(alpha 或beta)和速度必须与当前发送的请求相匹配；

d)启动伪随机数据通道发生器，将接收的应用层数据包先发送到链路层 数据包模型，然后由链路层数据包模型发送到物理层设计或模型。

基于uvm_sequence集成而产生的链路层请求序列、链路层数据包序列、 应用层数据包序列具有继承性，且所有参数以灵活的systemverilog的约束实 现，这样可以将多个随机激励序列分层的组成新的随机激励序列，如等时包 的发送，使用发送cycle_start包的激励序列以级联的形式发送第一个等时包， 紧接着利用链路层请求序列发送等时请求，获得PHY授权后发送第二个等时 包，同时向PHY发送cycle_start_due请求等等而构成新的激励，因此很容易 模拟链路层的行为而产生大量的激励序列，不同的激励场景也可以复用，这 可以简化验证人员的工作量。

本发明通过分别实现链路层请求模型、链路层数据包模型、应用层数据 包模型、链路层监控模型和全局配置表，能完整地模拟1394链路层的行为， 链路层请求模型、链路层数据包模型、应用层数据包模型均提供了基本的激 励序列，该激励序列具有继承性和灵活的随机约束性，可以重用原有的随机 序列形成新的随机序列，可以将多个随机激励序列组成新的分层随机激励序 列，可以重用原有的激励场景而构成新的激励场景，此外，1394链路层和应 用层的验证人员可以分开工作而互不影响，这种分层的模型结构具有良好的 重用性，显著减小了验证人员的工作量，加快芯片验证的进度。

最后应说明的是，以上实施例仅用以说明本发明的技术方案，而非对其 限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术 人员应当理解；其依然可以对前述各实施例记载的技术方案进行修改，或者 对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术 方案的本质脱离本发明各实施例技术方案的精神和范围。