公开/公告号CN102645598A
专利类型发明专利
公开/公告日2012-08-22
原文格式PDF
申请/专利号CN201210123849.9
申请日2012-04-25
分类号G01R31/00(20060101);G01R31/12(20060101);
代理机构53106 昆明大百科专利事务所;
代理人何健
地址 650217 云南省昆明市经济技术开发区云大西路中段云电科技园
入库时间 2023-12-18 07:51:02
法律状态公告日
法律状态信息
法律状态
2014-10-29
授权
授权
2012-10-03
实质审查的生效 IPC(主分类):G01R31/00 申请日:20120425
实质审查的生效
2012-08-22
公开
公开
技术领域
本发明涉及一种针对电子设备没通过静电放电抗扰度试验的调整方法。
背景技术
随着电网公司的发展,电力设备运行的环境越来越复杂,电磁环境也日粗恶劣,电子设 备运行在大电压、大电流的条件下,同时芯片运行速度越来越快,集成度越来越高,由最初 的小型集成电路发展成现在的超高速超大规模集成电路,芯片的抗过压能力下降,抗静电能 力也随着下降。
对电子产品造成危害的静电放电类型主要是电晕放电、火花放电,造成的主要现象为屏 幕不断重启、屏幕出现花屏或者设备仪器损坏等。设备处于研发阶段或大批量生产阶段经常 有设备由于各方面的疏忽,最终不能通过静电放电抗扰度试验。
发明内容
本发明的目的是为克服静电放电抗扰度试验过程中出现的问题,提供一种简单易行的调 整技术方案,并能够显著降低研发电子设备的成本,提高研发速度等。
本发明采用的技术方案如下:
针对电子设备没通过静电放电抗扰度试验的调整方法,静电放电抗扰度试验可分为直接 放电和间接放电,其特征在于:调整方法可分为3步,第一步:当进行静电放电抗扰度试验, 首先查看电子设备是否能够通过该试验;第二步:当静电放电抗扰度试验没有通过,查看电 子设备究竟是直接放电没通过,还是间接放电没通过;第三步:针对直接放电没通过的三种 现象,确定最终调整方案1、调整方案2、调整方案3,针对对间接没通过的三种现象,确定 最终三种调整方案2、调整方案2、调整方案3,调整方案1-3主要依据屏蔽、接地、滤波等 多种手段对电子设备进行保护,从而达到通过静电放电抗扰度试验的目的;其中静电放电抗 扰度试验依据GB/T 17626.2-2006《电磁兼容试验和测量技术静电放电抗扰度试验》,所述的直接放 电试验指电子设备通过±8kV的接触放电,所述的间接放电试验指电子设备通过±15kV的空 气放电。调整方案1采用三个电容并联在电子设备主芯片复位端子与芯片数字地或模拟地之 间,电容分别为0.1uF、10uF、100uF;
调整方案2指采用硅胶、螺钉、支撑柱构成,螺钉采用塑料螺钉,支撑柱采用绝缘材料,螺 钉拧在支撑柱里,螺钉上面涂上硅胶,以保持与外壳高度一致,防止螺钉凹陷下去,同时如 果电子设备有开关电源模块,在控制板与电源板的接线上增设密封的铁氧体线圈;所述的螺 钉沿四周等差排列在电子设备的周围,间距为100mm-150mm;电子设备额定电流小于等于 10A时,电子设备中电路板的地与外壳用截面积不小于25mm2相连。调整方案3首先对设备 损坏部分进行修复,然后采用在电源输入端并联合适的压敏电阻R1、R2、R3,压敏电阻R1 与压敏电阻R2串联,R1与R2的连接端接大地,压敏电阻R3与串联压敏电阻R1、R2的回 路并联。压敏电阻的额定电压是电子设备电源输入电压的1.5-1.8倍。
本发明的有益效果为:
1、不改变电子设备主电路的框架或结构;
2、快速提高电子设备的研发速度,尽可能快地使设备通过静电放电抗扰度速度;
3、显著提高电子设备的抗干扰能力;
4、简便、可行,降低电子设备的研发成本,具有较好的性价比和推广价值。
以下结合附图和具体实施方式来进一步说明本发明。
附图说明
图1为针对电子设备没通过静电放电抗扰度试验的调整方法逻辑框图;
图2为调整方案1的电路图;
图3为调整方案2的电路图;
图4为调整方案3的电路图。
具体实施方式
下面结合附图对本发明作进一步的详细描述。
如图1~图4所示,电子设备未能通过静电放电抗扰度试验的调整方法,该调整方法分为 三步进行,
第一步:当进行静电放电抗扰度试验,首先查看电子设备是否能够通过该试验;
第二步:当静电放电抗扰度试验没有通过,查看电子设备究竟是直接放电没通过,还是 间接放电没通过;
第三步:针对直接放电没通过的三种现象,确定最终调整方案1、调整方案2、调整方案 3,针对对间接放电没通过的三种现象,确定最终三种调整方案1、调整方案2、调整方案3, 调整方案1-3主要依据屏蔽、接地、滤波等多种手段对电子设备进行保护,从而达到通过静 电放电抗扰度试验的目的;
其中:
所述的静电放电抗扰度试验依据GB/T 17626.2-2006《电磁兼容试验和测量技术静电放 电抗扰度试验》,所述的直接放电试验指电子设备通过±8kV的接触放电,所述的间接放电试 验指电子设备通过±15kV的空气放电;
所述的调整方案1采用三个电容并联在电子设备主芯片复位端子与芯片数字地或模拟地 之间,电容分别为0.1uF、10uF、100uF,复位信号电位通过限流电阻拉升至高电位;
所述的调整方案2指采用硅胶、螺钉、支撑柱构成,螺钉采用塑料螺钉,支撑柱采用绝 缘材料,螺钉拧在支撑柱里,螺钉上面涂上硅胶,以保持与外壳高度一致,防止螺钉凹陷下 去,同时如果电子设备有开关电源模块,在控制板与电源板的接线上增设密封的铁氧体线圈;
所述的调整方案3首先对设备损坏部分进行修复,然后采用在电源输入端并联合适的压 敏电阻R1、R2、R3,压敏电阻R1与压敏电阻R2串联,R1与R2的连接端接大地,压敏电 阻R3与串联压敏电阻R1、R2的回路并联。
本发明所述的调整方案2中螺钉沿四周等差排列在电子设备的周围,间距为 100mm-150mm。
本发明电子设备额定电流小于或等于10A时,电子设备中电路板的地与外壳用截面积不 小于25mm2相连。
本发明所述压敏电阻的额定电压是电子设备电源输入电压的1.5-1.8倍。
当设备进行静电放电抗扰度试验,试验中设备不断重启,对其静电防护进行检查后发现 其没有进行屏蔽,从整体设计考虑,有时产品屏蔽无法实现,只能考虑从PCB板上进行处理, 检查后发现PCB上复位信号不嫌比较长,超过1cm,有的甚至可达到4cm,且没有去耦电容, 因而调整方案1考虑对主控芯片的复位信号通过限流电阻拉升至高电位,同时增加3个去耦 电容,增加抗高频干扰的能力和抗静电的能力,具体如图1所示。
当设备进行静电放电抗扰度试验,试验中设备屏幕乱码或不停抖动,曾发现外壳与电路 板缝隙发生放电现象,曾发现放电点为金属螺钉,从试验现象可以看出,整个外壳除了螺钉 外没有发生放电现象,当直接放电时,静电放电枪的电流通过外壳、金属螺钉进行PCB电路 板中,从而引起设备屏幕乱码,因而调整方案2考虑使用塑料螺钉,同时螺钉钉在支撑柱上, 当螺钉与外壳表面高度不一致时,用硅胶进行填充处理,如图2所示,这样做的原因基于以 下考虑,电流永远朝电抗最小的方向移动,在接地线阻抗较大的情况下,静电电流有可能进 入设备内部,当使用金属螺钉后,外壳通过远近各不同的螺钉进入PCB中,同时外壳还通过 接地线进入PCB板中,静电通过两条及以上的通道进入PCB中,由于阻抗不匹配等原因, 造成PCB板地电位不一致,因而造成屏幕乱码或不停抖动。
当设备进行静电放电抗扰度试验,试验中设备损坏,除对损坏部位进行修复外,还应在 输入电源处配备额定电压为电子设备输入电源1.5-1.8倍的压敏电阻,在电源输入端并联合适 的压敏电阻R1、R2、R3,压敏电阻R1与压敏电阻R2串联,R1与R2的连接端接大地,压 敏电阻R3与串联压敏电阻R1、R2的回路并联,具体如图3所示,压敏电阻对设备起外网保 护作用,当电压高时从压敏电阻处流过,从而保护电子设备不受损坏。
当然调整方案1-3并不是对所有电子设备进行静电放电抗扰度试验都适用,只不过它是一 种简单、可靠,在改动电子设备内部电路不大情况下的一种事后补救措施,在实际应用过程 中,考虑整改方法的交叉、整合和灵活运用,能够对一些设备通过静电放电抗扰度试验提供 一些技术参考。
机译: 能够提高静电放电容限的静电放电保护装置,其制造方法以及包括该静电放电保护装置的电气/电子设备
机译: 电子设备,特别是用于防止静电放电的电子设备,以及用于保护组件免受静电放电的方法
机译: 硅结构的静电放电性能以及在焊盘方法下有效利用静电放电保护器件的面积以及调整其通孔配置以控制漏极结电阻