低功率反馈和用于能量捕获器的DC-DC转换器和电压调节器的方法

摘要

本发明涉及一种转换第一DC电压（V

说明书

技术领域

本发明一般涉及DC-DC（直流-直流）转换器和电压调节器，特 别是其低功率实现方法，其特别适于与能量捕获器（energy harvester） 一起使用。

背景技术

图1示出传统的DC-DC转换器或LDO（低压降输出）电压调节 器1，该电压调节器1包括基准电压电路3，其提供基准电压V_REF至 误差放大器2的输入端（-）。基准电压电路3通常是1.2伏带隙电路。 误差放大器2的输出端2A耦合到输出级4的输入端。输出级4在导 体5上产生输出电压V_OUT，导体5耦合到负载6的一个端子。负载6 的另一端子接地。电阻性分压器电路包括串联电阻器R0和R1的电阻 性分压器电路，其耦合在V_OUT和地之间。电阻器R0和R1间的接合 点经导体7耦合到耦合至误差放大器2的输入端（+）。误差放大器2 和输出级4耦合耦合在V_DD和地之间。

DC-DC转换器或者LDO电压调节器1的电压调节回路包括输出 级4、误差放大器2、基准电压3和电阻性分压器R0、R1。电阻性分 压器R0、R1可以设置直流输出电压V_OUT的期望值，并允许可以将 V_OUT值设置在一个水平低于，等于或高于上述V_REF。电阻器R0和 R1通常是和集成电路芯片一起安装在印制电路板上的外部电阻器，集 成电路芯片还有包括DC-DC转换器1的其他元件。由于印制电路板 上存在泄漏电流，通常外部电阻R0电阻器R0和R1值不超过约1-2 兆欧。如果电阻器R0和R1在集成电路芯片上形成，则由于其占据大 量芯片面积而导致会造成高费用。在上述两种情况，如果在极低功率 应用中，如能量捕捉器系统，通常称为“毫微功率（nanopower）”电 路的非常低功率的电路被用于实施误差放大器2和输出级4，则反馈 电阻器网络R0、R1上功率消耗是主要的。

在低功率应用中，通过电阻性分压器R0、R1上的典型的几微安 电流，占DC-DC转换器或LDO电压调节器1消耗的总电流的相当大 甚至主要部分，且因此在几微安或更小的小负载电流时显著削弱转换 器1的效率。

这里使用的术语“DC-DC转换器”旨在包括各种DC-DC转换器， 例如升压转换器、降压转换器，和升压/降压转换器，还旨在包括LDO 电压调节器。这里使用的术语“毫微功率”旨在包括汲取约低于1微 安DC电流的电路和/或者电路元件。

各种低功率误差放大器的配置众所周知并在后面描述，图6示出 已知的低功率误差放大器。

发明内容

一方面，本发明的一实施例提供了一种转换器（10），其用于将 第一直流电压（V_DD）转换成第二直流电压（V_OUT），该转换器包括 响应于第一直流电压（V_DD）和误差放大器（20）的输出产生第二直 流电压（V_OUT）的输出级（40）。通过周期性地耦合分压器的第一端 子到第二直流电压，采样电路（15）周期性地激励分压器（R0，R1）， 并且周期性地耦合被激励的分压器的输出（14）到反馈导体（7）从而 刷新耦合在第二电压和反馈导体之间的第一电容器（C0）。反馈导体 （7）耦合到误差放大器输入端。转换器（10）在毫微功率能量捕获器 应用中特别有用。

在一个实施例中，本发明提供了将第一直流电压（V_DD）转换到 第二个直流电压（V_OUT）的DC-DC转换电路，其包括具有经耦合接 收第一基准电压（V_REF）的第一输入端（-）的误差放大器（20），和 在输出导体（5）上产生第DC电压（V_OUT）的输出级（40）。输出 级（40）具有耦合到误差放大器（20）输出端（2A）的第一输入端和 经耦合接收第一DC电压（V_DD）的第二输入端。第一电容器（C0） 具有耦合到输出导体（5）上的第一端子和由反馈导体（7）耦合到误 差放大器（20）的第二个输入端（+）的第二端子。分压器（R0，R1） 具有耦合到第二基准电压（GND）的第一端子。采样电路（15）包括 第一采样开关（S0）和第二采样开关（S1），其中第一采样开关具有 耦合到分压器（R0，R1）的第二端子的第一端子和耦合到输出导体（5） 的第二端子，第二采样开关（S1）具有耦合到反馈导体（7）的第一端 子和耦合至分压器（R0，R1）的输出端（14）的第二端子。定时器或 时序电路（11）具有耦合到第一采样开关（S0）控制端子从而周期性 激励分压器（R0，R1）的第一个输出端（12），和耦合到第二采样开 关（S1）控制端子从而在分压器（R0，R1）被激励时周期性地刷新第 一电容器（C0）的第二输出端（13），以便降低分压器中的平均功率 消耗。在一个实施例中，第二个电容（C1）耦合在反馈导体（7）和 第二基准电压（GND）之间。在一个描述的实施例中，分压器包括第 一电阻器（R0）和第二电阻器（R1），其中第一电阻器具有耦合至第 一采样开关（S0）第一端子的第一端子和耦合到分压器的输出端（14） 的第二端子，第二电阻器（R1）具有耦合至分压器输出端（14）的第 一端子和耦合至第二电压基准（GND）第二端子。第二电容器（C1） 的电容等于第一电容器（C0）的电容乘以第一电阻器的电阻（R0）与 第二电阻器的电阻（R1）相除的比值。

在一个实施例中，第一采样开关（S0）包括第一晶体管（M0）， 其中第一采样开关（S0）的第一端子、第二端子和控制端子分别是第 一晶体管（M0）的第一、第二载流电极和控制电极，且其中第二采样 开关（S1）包括第二晶体管（M1），其中第二采样开关（S1）的第一、 第二和控制端子分别是第二晶体管（M1）的第一、第二载流电极和控 制电极。

在一个实施例中，输出级（40）包括低压降电压调节器电路。在 另一个实施例中，输出级（40）包括降压/升压转换器（22），其具有 耦合至第一DC电压（V_DD）的输入端，耦合至误差放大器（20）输出 端（2A）的控制输入端，和耦合至输出导体（5）的输出端。在一个 实施例中，输出级（40）包括晶体管（图5A中M2），该晶体管的具 有耦合至第一DC电压（V_DD）的源极，耦合至误差放大器（20）输出 端（2A）的栅极，耦合至输出导体（5）的漏极。在所述实施例中， 第一DC电压（V_DD）是来自于能量捕获器件的捕获电压。

在一个实施例中，时序电路（11）激励分压器（R0，R1）足够长 的时间，其中，至少足够允许第一电容器（C0）恢复在第二开关（S1） 断开时由于寄生泄露电流导致的电荷损失。在一个实施例中，时序电 路（11）至少每秒约一次激励分压器（R0，R1）。

在一个实施例中，时序电路（11）包括振荡器（17），其经耦合 驱动分频器（18）和用于解码分频器（18）不同输出的解码电路（20）， 以便在时序电路（11）的第一（12）和第二（13）输出端上产生信号。 在一个实施例中，误差放大器（20）是跨导放大器。

在一个实施例中，本发明提供降低用来转换第一DC电压（V_DD） 为第二DC电压（V_OUT）的转换器（10）的功率消耗的方法，所述方 法包括耦合转换器（10）的误差放大器（20）的第一输入端（-）从而 接收第一基准电压（V_REF），并耦合误差放大器（20）的输出端（2A） 到转换器（10）的输出级（40）的输入端，转换器（10）具有经耦合 接收第一DC电压（V_DD）的第二输入端，从而在转换器（10）的输出 端（5）产生第DC电压（V_OUT）；并通过周期性地耦合分压器第一 端子到第DC电压（V_OUT）从而周期性激励分压器（R0，R1），并 且周期性地耦合被激励的分压器（R0，R1）的输出端（14），以便刷 新第一电容器（C0）其中该第一电容器（C0）耦合在第二DC电压（V_OUT） 和反馈导体（7）之间，该反馈导体（7）耦合到误差放大器（20）第 二输入端（+）。在一个实施例中，该方法包括周期性地闭合第一采样 开关（S0）从而从输出导体（5）激励分压器（R0，R1），和周期性 地闭合第二采样开关（S1），从而耦合被激励的分压器（R0，R1）输 出端到反馈导体（7）足够的时间量，以确保跨第一电容器（C0）的 电压被恢复，其中，恢复第一电容器（C0）的任何寄生泄露电荷，该 电荷寄生泄露可在分压器（R0，R1）未被激励时发生。

在一个实施例中，该方法包括通过耦合反馈导体（7）和第二基准 电压（GND）之间的第二电容器（C1），来确保误差放大器（20）的 稳定性，以便第一电容器（C0）和第二电容器（C1）用作分压器，其 分压比等于分压器（R0，R1）的分压比。

在一个实施例中，本发明提供了一种降低转换器（10）功率消耗 的电路，该转换器（10）用于将第一DC电压（V_DD）转换为第DC 电压（V_OUT），所述电路包括响应于误差放大器（20）的输出并响应 于第一DC电压（V_DD），而在转换器（10）输出端（5）产生第DC 电压（V_OUT）的装置（40）；和周期性地激励分压器（R0，R1）装置 （15），其用于周期性地耦合分压器第一端子到第二直流电压（V_OUT） 而周期性地激励分压器（R0，R1），并通过周期性地耦合被激励的分 压器（R0，R1）的输出端（14）至反馈导体（7）从而刷新耦合在第 二直流电压（V_OUT）和反馈导体（7）之间的第一电容器（C0），其 中反馈导体（7）耦合到误差放大器（20）的输入端。

附图说明

下面参考附图描述本发明的实施例，其中：

图1是传统DC-DC转换器或LDO电压调节器示意图。

图2是图1中DC-DC转换器或LDO电压调节器的一种非常低功 率实施例的示意图。

图3包括图2中电路15的示意图。

图4是图2和图3中时序电路11一种传统实施例的方框图。

图5A和5B是图2中输出电路40的一种实施例的方框图。

图6是图2中误差放大器20的非常低功率实施的示意图。

具体实施方式

根据本发明的一个方面，图1中转换器1的高功率消耗问题是通 过下述方法解决的：从转换器1反馈回路移除电阻性分压器R0，R1， 并且替换成单独的反馈电容器C0或电容性反馈分压器C0，C1，如图 2中DC-DC转换器10所示。电阻性分压器R0，R1被周期性地激励 从而显著降低其平均功率消耗，并且已激励的电阻性分压器R0，R1 的输出被采样足够长时间，从而通过替代由于寄生电流导致的任何直 流电荷损耗，以便刷新反馈电容器C0或电容性反馈分压器C0，C1 的电压。

图2中的DC-DC转换器10可以是传统的DC-DC转换器或LDO 电压调节器，并包括毫微功率电压基准电路3，它施加基准电压V_REF到毫微功率误差放大器20的输入端（-）。可使用各种非常低功率， 即毫微功率，带隙基准电路（其V_REF约为1.2伏）或逆带隙基准电路 （其V_REF约为200毫伏）的已知实施。误差放大器20的输出端2A 连接到毫微功率输出级40的输入端。输出级40在导体5上产生输出 电压V_OUT，其连接到负载6的一个端子。负载6的另一个端子接地。 可使用误差放大器20的不同实施，如图6所示。

反馈电容器C0耦合在输出导体5和反馈导体7之间。可选的电 容器C1连接在反馈导体7和地之间，以便电容器C0和C1在V_OUT和 误差放大器20的输入端（+）之间形成电容性反馈分压器。误差放大 器20和输出级40耦合在V_DD和地之间。包括串联电阻器R0和R1 的电阻性分压器电路的一端接地，另一端耦合至第一采样开关S0的第 一端子。采样开关S0的第二端子耦合至V_OUT，控制端子由导体12耦 合至时序电路11的输出端。电阻器R0和R1之间的接头14是电阻性 分压器R0，R1输出端，并耦合到第二采样开关S1的第一端子，第二 采样开关S1具有连接到反馈导体7的第二端子。采样开关S1的控制 端子由导体13耦合至时序电路11的另一个输出端。反馈导体7耦合 至误差放大器20的输入端（+）。采样开关S0和S1以及时序电路11 包括在采样电路15中。如果使用电容器C1，则其电容优选等于 C0×(R0/R1)。

根据本发明，V_OUT通过采样开关S0周期性地激励电阻性分压器 R0，R1，其中采样开关S0由时序电路11在导体12上产生的第一采 样信号控制。在基本上相同的时间间隔内，响应于时序电路11在导体 13上产生的第二采样信号，反馈电容器C0中DC充电量通过采样开 关S1周期性地由电阻性分压器R0，R1的输出导体14刷新。反馈电 容器C0的周期性地刷新是必要的，因为寄生泄漏电流可显著减小反 馈电容器C0两端上的电压。采样开关S1导通的刷新间隔一般是几微 秒，且在电阻性分压器R0，R1被激励时，通过导通采样开关S0，近 似每秒都必须产生。时序电路11决定电阻性分压器R0，R1每次被激 励的持续时间和周期，以及被激励的电阻性分压器R0，R1的导体14 上输出电压的每次采样的持续时间。

如果使用可选电容器C1，则电容性分压器C0，C1执行与图1中 电阻性分压器R0，R1基本一样的反馈功能，且进一步帮助确保图2 中误差放大器20的稳定性。

由于电阻性分压器S0，S1上没有恒定的DC电流，因此，分压器 S0，S1的总电流和功率消耗，且因此DC-DC转换器10的总电流和功 率消耗相比图1中转换器1被显著减小。

总之，本发明以电容性反馈电路取代图1中功率消耗电阻性反馈 网络，而该电容性反馈电路通过采样周期性被激励的电阻性分压电路 而周期性刷新，如图2所示。在简单实施中，通过开关S1和反馈导体 7，从电阻性分压器网络R0，R1输出端14采样跨电容器C0的电压。 电容器C0存储等于基准电压V_REF和V_OUT之间差的电压。在另一个 实施中，使用两个电容器C1和C0的优点是其提供增益约大于2而非 单位增益的误差放大器20，单位增益在仅使用反馈电容C0时产生。 这导致上述误差放大器20稳定性的提高。

图3示出采样电路15的一种实施，其中图2中的时序电路11通 过导体12施加“激励”脉冲到P沟道晶体管M0的栅极，该晶体管 M0用作开关S0。晶体管M0的源极连接到输出导体5，晶体管M0 的漏极连接到分压器电阻器R0的上部端子。导体12上“激励”脉冲 的持续时间足够激励电阻性分压器R0，R1，时间长度至少足够允许刷 新电容器C0，且如果使用电容器C1，也足够刷新电容器C1。时序电 路11也可以通过导体13施加“刷新”脉冲至P沟道晶体管M1的栅 极，当电阻性分压器R0，R1被激励时，晶体管M1用作开关S1。每 个“刷新”脉冲导通晶体管M1的时间量都足够刷新反馈电容器C0。 导体12和导体13上的脉冲长度至少足够能保证寄生电流不会使反馈 电容器C0上的电压减小超过预定值。

图4示出图2中定时器11的传统实施，其包括传统时钟振荡器 17，其输出端连接包括触发器链的传统分频器18相连。分频器18的 不同抽头19由解码和控制电路20解码从而在导体12和导体13上产 生上述控制信号。

现有技术图5A和5B示出图2中输出电路40的两种实施。图5A 中所示的输出电路40包括P沟道晶体管M2，其源极耦合至V_DD，栅 极耦合至误差放大器20的输出端2A，其漏极连接至V_OUT导体5。图 5B中所示的输出电路40包括传统降压/升压转换器22，其输入端子耦 合到V_DD，其控制输入端耦合至误差放大器20的输出端2A，其输出 端耦合至V_OUT导体5。

图6示出前述图2中低功率误差放大器20的一种实施例。图6 所示的误差放大器20实施为毫微功率级AB跨导误差放大器。应该理 解，低功率或者毫微功率DC-DC转换器一个最重要的参数是空载静 态电流，其通常由其中的误差放大器控制。误差放大器带宽 （bandwidth）需要比DC-DC转换器的带宽大，且与误差放大器的静 态电流大致成比例。误差放大器的增益决定DC-DC转换器的频率稳 定性，且保持稳定在5-10%之间。误差放大器的偏置决定DC-DC转换 器的精度，且应尽可能低，理想地低于1毫伏。图6中所示的误差放 大器20中，晶体管M0和M1的电流分别等于电流I2和I3，只要包 括图6中晶体管M0和M1的反馈回路和包括晶体管M1和M5的反馈 回路中的增益大于1。结果，被图6中晶体管M3和M4成镜像的晶体 管M2和M4中的电流差为dIout=d(V_FB-Vin)/R0。

在该电路中，通过晶体管M0的电流等于I2，其使得晶体管M0 的栅源电压V_GS0等于晶体管M1的栅源电压V_GS1，并且 dIout=d(V_FB-Vin)/R0。电流I1等于I3，且电流I0由反馈回路 M6-M7-M8-M9输送，恰足够保持电路操作，并且使通过晶体管M4 的电流和通过晶体管M5的电流都等于导体2A中的误差放大器20产 生的电流Iout。当输入差分电压为零时，误差放大器20的静态电流 Iq近似等于I2+I3。I2和I3的值决定反馈回路M1，M5和 M0-M6-M7-M8-M9的带宽，且应该根据误差放大器20所需的带宽选 择。模拟显示，对于0.35微米最小沟道长度的CMOS制造工艺，静态 电流Iq约等于1微安/100kHz带宽。误差放大器20的精度和偏置可通 过保持图6中的晶体管M0和M1的漏极电压相等而改善。

因此，通过使用电容性反馈网络，本发明解决了上面提到的现有 技术中的问题，该电容性反馈网络是通过采样表示电阻性分压器DC 输出的电压而周期性刷新的，该电阻性分压器自身被周期性激励。这 显著减小电阻性分压器的平均电流和功率消耗，且因此允许实施在能 量捕获应用中有用的极低功率的DC-DC转换器。

可对上面例示性实施例做出变化。例如，以相应的电容性分压器 取代电阻性分压器是可行的，其中每个电容器被周期性地短路，从而 恰在激励电容性分压器之前复位电容性分压器中每个电容器为零伏 特。电容性分压器输出可用于周期性地刷新C0。或者，上述电容性分 压器中的电容器可耦合至已知电压基准，如带隙电压基准，使得复位 后跨每个电容器的电压为不等于零的已知值。本领域技术人员可理解， 在本发明要求的保护范围内，许多其他实施例都是可能的。具有上述 示例性实施例中一个或者更多个特征或步骤的不同组合的实施例也涵 盖在本发明的范围内，这些示例性实施例具有全部或仅部分特征或步 骤。