用于同时检验具有不同间距的多个阵列区域的方法和装置

摘要

一个实施例涉及使用成像装置(302)同时自动地检验多个阵列区域(102)的方法。所述方法包括：选择(211或212)最优像素尺寸，以使多个阵列区域中的每一个阵列区域具有被编组单元，该被编组单元在尺寸上是整数个像素；并调整成像装置的像素尺寸为所选择的最优像素尺寸。当单元尺寸用整数表达的时候，可通过寻找(202)多个阵列区域的单元尺寸的最大公约数来确定可获得的像素尺寸范围内的最优像素尺寸。可应用预设准则来确定(208)哪一个，如果有的话，最优像素尺寸是基于预设准则可被接受的。如果没有一个最优像素尺寸是可被接受的，那么可将阵列区域之一标记为用于数字内插(见216)。还公开了其他实施例、方面和特征。

说明书

发明人：

Hong Chen和Jason Z.Lin

相关申请的交叉引用

本申请要求在2009年6月19日提交的美国临时专利申请系列号为61/ 218,913的优先权，该申请通过引用整体结合于此。

背景

技术领域

本发明一般涉及晶片和分划板检验装置以及使用其的方法。

背景技术

自动检验(inspection)与复查(review)系统在半导体和相关微电子行业 的过程控制和产量管理是重要的。这样的系统包括基于光学和电子束(e-beam) 的系统。

在半导体器件的制造中，在研发和制造过程早期的缺陷检测对于缩短产品 研发周期与增加产量变得越来越重要。正在使用先进的晶片和分划板检验系统 来检测、复查并分类缺陷并将根本原因反馈回制造过程以防止这些缺陷继续发 展。相关缺陷的尺寸与正应用于半导体器件的制造的设计规则是直接成比例 的。随着正应用的设计规则持续缩减，检验系统的性能要求在图像分辨率和速 度(每小时所处理的缺陷)这两方面都有所增加。

发明内容

一个实施例涉及使用成像装置同时自动地检验多个阵列区域的方法。所述 方法包括选择最优像素尺寸，以使多个阵列区域中的每一个阵列区域具有尺寸 上是整数个像素的被编组单元；并调整成像装置的像素尺寸为所选择的最优像 素尺寸。当单元尺寸用整数表达的时候，可通过寻找多个阵列区域的单元尺寸 的最大公约数来确定可像素尺寸的可用范围内的最优像素尺寸。可应用预设准 则来确定最优像素尺寸中的哪一个，如果有的话，是基于预设准则可被接受的。 如果没有一个最优像素尺寸是可被接受的，那么可将阵列区域之一标记为数字 内插。

另一个实施例涉及用于检测在所制造的衬底上的多个阵列区域中的缺陷 的检验装置。所述检测装置包括成像装置和系统控制器。所述成像装置被设置 为照明所述衬底的区域并检测来自该区域的图像数据，其中所述区域包括多个 阵列区域的集合。所述系统控制器包括处理器、存储器和在所述存储器中的计 算机可读代码。所述计算机可读代码被设置为选择最优像素尺寸，以使多个阵 列区域中的每一个阵列区域具有在尺寸上是整数个像素的被编组单元；并调整 成像装置的像素尺寸为所选择的最优像素尺寸。

还公开了其他实施例、方面和特征。

附图说明

图1是示出在单视域中多个阵列区域的示例的图。

图2是示出根据本发明的实施例选择用于同时检验多个阵列区域的像素尺 寸的方法的流程图。

图3是根据本发明的实施例，可被用于自动地检验所制造的衬底的检验装 置的示意图。

详细描述

电子束(e-beam)和光学成像装置被用于所制造的衬底(诸如用于平版印 刷的半导体晶片和分划板)的检验。这些衬底的某些被设计为包括一个或多个 阵列区域，其中每一个阵列区域包括被设计为一样的单元的阵列。

已经使用了传统成像装置来有效地检验被同样地设计的单元的单个阵列 区域。然而，申请人已经确定，当将传统成像装置应用于带有具多个阵列单元 尺寸的多个阵列区域的半导体的成像的时候，传统成像装置具有实质性缺陷或 限制。

本申请公开了用于同时检验具有不同阵列单元尺寸的改进的方法和装置。

检验单个阵列区域

在来自加州米尔皮塔斯KLA-Tencor公司的检验工具中，目前用于检验由 单一尺寸的同样设计的单元组成的单个阵列区域的方法涉及用光学变焦调整 常规像素尺寸，这样单个单元中的像素数量(在每一维上)是整数。在单个单 元中带有整数个像素，在使用各种缺陷检测算法(诸如自动阈值(AT)、分段 的自动阈值(SAT)或多管芯自动阈值(MDAT))的缺陷检测中可执行单元 对单元的比较来获得最优灵敏度。

同时检验具有不同单元尺寸的多个阵列区域

随着晶片中的电路变得越来越密集且更高度地集成，在先进的晶片或分划 板的管芯中越来越普遍地出现了具有不同单元尺寸(即，不同间距)的多个阵 列区域。因此，现有方法需要建立多个独立的图像扫描，每一个阵列区域对应 一个图像扫描。每一次成像扫描需要为单个阵列区域用特定单元尺寸加以定 制，以获得每一个阵列区域中最最优的灵敏度。由于需要多个图像扫描来检验 多个阵列区域，因此检验的吞吐量是被折衷的。

用于克服这个吞吐量问题的一个方法是使用随机检验技术进行管芯-对-管 芯的比较，而不是单元-对-单元的比较，来检验具有不同间距的多个阵列区域。 由于管芯之间有更大的工艺偏差，且执行管芯-对-管芯对准中的数字内插带来 额外的噪声，所以这个方法的劣势在于检测灵敏度被降低。

不牺牲吞吐量的用于检验具有不同间距的多个阵列区域的另一种方法如 下。首先，选择像素尺寸，这个像素尺寸使得单个阵列区域的间距(在每一维 上)对应于整数个像素。然后，通过图像数据的数字内插，对其余阵列区域执 行单元-对-单元的对准，这样可在所选择的像素尺寸下对其余阵列区域执行单 元-对-单元的比较。这个方法，然而，与管芯-对-管芯比较方法具有类似缺陷。 这是因为：由于数字内插带来的额外噪声，在其余阵列区域中的缺陷检测灵敏 度是被折衷的。

本发明公开了用于检验在单个管芯上带有不同单元尺寸的多个阵列区域 的新颖的技术。公开了一种方法，其可实现确定并选择特别有利的像素尺寸用 于同时地检验多个阵列区域。所选择的像素尺寸最小化了需要数字内插用于单 元-对-单元对准的阵列区域的数量。这样，可避免由于数字内插的额外噪声， 且可维持检验系统的较高的吞吐速率。

接下来的描述公开了用于选择最优像素尺寸的新颖技术。为了便于讨论， 就阵列区域的其中一个维度来讨论这个技术。本领域技术人员可了解，阵列区 域是两维的。因此，应该将本技术应用于在两维中每一维中选择最优像素尺寸。

在每一个阵列区域中通过编组多个单元而形成被编组单元

图1示出带有要同时被检验的四个阵列区域的视域100的示例。在这个示 例中的四个阵列区域被标记为阵列区域1、阵列区域2、阵列区域3和阵列区 域4。这些阵列区域可位于，例如，单个半导体管芯上。每一个阵列区域由单 元(102-1、102-2、102-3和102-4分别对阵列区域1、2、3和4)组成，所述 单元被设计为与同一个阵列区域中其他单元相同。大体上，单元可以是矩形形 状的。(为了便于说明，每一个阵列区域被图示为在每一维中数个单元的长度。 然而，实际的阵列区域一般沿每一维包括实际上更多数量的单元。)期望的是 能同时检验所有四个阵列区域，而不需要做多次图像扫描。

在接下来的描述中，单元尺寸和像素尺寸都用它们可被表达为整数的最小 单位来表达。例如，最小的单位可以是纳米(nm)。

如表格1中所给出的，四个阵列区域各自可具有1044纳米(nm)、1278nm、 2052nm和2592nm。考虑具有标称像素尺寸160nm的示例检验工具。使用这个 标称像素尺寸用于检验，每个区域用像素表达的单元尺寸各自变成6.525、 7.9875、12.825和16.2像素。

表1

可实现较好的检测灵敏度、且不牺牲吞吐量的用于检验带有不同单元尺寸 的多个阵列区域的直截了当的方法是通过将每一个阵列区域中的数个单元编 组在一起以形成被编组单元，这样被编组单元的像素数量(沿该维)变成整数。 在表1所示示例中，为了使6.525个像素的单元尺寸变成整数个像素，将40个 单元编组在一起形成带有261个像素的单元尺寸的被编组单元。类似地，其余 的三个阵列区域各自需要80个单元、40个单元和10个单元。表格2示出了编 组在一起的单元的数量以及以像素表达的被编组单元尺寸。

表2

这样，每一个阵列区域中的单元可被组合或编组，这样在各自阵列区域中 形成的每一个被编组单元具有整数个像素。

原则上，上述编组方法，相比现有的管芯-对-管芯对准或单元-对-单元对准 的现有技术，可实现更好的灵敏度，因为不需要数字内插。当被编组单元的尺 寸相对阵列区域的尺寸仍保持相对小的时候，可实际地应用这个编组方法。

然而，当被编组单元的尺寸相比阵列区域的尺寸相对大的时候，则一个阵 列区域可仅包括少量的被编组的单元。在每一个阵列区域中仅具有少量的被编 组单元限制了做出有意义的单元-对-单元的比较的能力。实际上，检验算法可 要求最小数量的被编组单元，以合适地检测缺陷。进一步，在检验过程中逐帧 地常规地处理图像像素数据。因此，每一帧还应该包括至少三个或甚至更多个 被编组单元，这样才可进行单元-对-单元的比较。

改变或调整像素尺寸

为了克服涉及被编组单元的形成的上述限制，本发明还公开了用于选择减 少被编组单元的尺寸的最优的像素尺寸的技术。如下所述，通过改变或调整被 用于图像捕捉的像素的尺寸，可实质地减少需要被编组在一起的单元的数量。 例如，可设置检验装置，以使用于图像帧捕捉的像素尺寸通过“光学变焦”的 手段来调整数个百分点(例如，+/-6％)(也就是，通过改变每一维中成像装 置的倍数)。取决于所使用的特定装置，这个调整范围可变化。

根据本发明的实施例，像素的尺寸被这样改变或调整：对于帧中的每一个 阵列区域，实质减少需要被编组在一起的单元的数量。像素尺寸的调整考虑了 多个相关阵列区域，以使没有阵列区域需要难以接受地大的被编组单元。

考虑上述相关于表1和2的示例。令人吃惊地，如果通过改变倍数，调整 +1.25％的像素尺寸，从160nm到162nm，可极大地降低被编组单元(在该维 上)的尺寸。

表3示出基于所调整的162nm的像素尺寸，在每一个阵列区域中被编组单 元的像素(在该维上)的整数个数量。如所示，在四个阵列区域中编组在一起 的单元的数量(这样相应阵列区域中形成的每一个被编组单元在该维中具有整 数个像素)被分别减少为9个单元、9个单元、3个单元和1个单元。相应地， 以像素表达的被编组单元尺寸被实质减少。

表3

为同时检验多个阵列区域而选择最优的像素尺寸

如上所述，申请人已经发现像素尺寸的很小的改变调整可极大地减少需要 形成为具有整数个像素的被编组单元的单元的数量。本申请进一步公开了选择 用于同时检验多个阵列区域的最优像素尺寸的技术。

一个方法涉及在可调整范围内搜索所有可能的像素尺寸，然后选择符合特 定预设准则的最优像素尺寸。尽管这个“蛮力”方法是可行的，但是可能非常 低效。本发明描述了将在下文描述的高度创新的方法。申请人相信这个方法在 一般场景中是非常有效的。

假设有N个阵列区域要被同时检测，且每一个阵列区域具有单元尺寸为 C_inm，其中i是从1到N中的数字。用于检验这个阵列区域的标称像素尺寸是 Pnm。用于捕捉像素数据的实际像素尺寸可在这个范围内调整。例如，这个范 围可以是标称像素尺寸加上或减去小量百分比α。

如上述图2的示例可见，为了使每一个阵列区域基于标称像素尺寸具有整 数数量的像素，对每一个阵列区域可能有很大量的单元需要被编组在一起。由 于理想的是具有尽量小的单元尺寸用于单元-对-单元的比较，可选择最优像素 尺寸P_o，来最小化需要使要同时被检验的所有阵列区域的每一个单元尺寸C_i含有整数个像素的单元的数量。另外，最优像素尺寸P_o必须在标称像素尺寸P 的可调整范围内，也就是，

P_min＜＝P_o＜＝P_max，            (式1)

或者

(1-α)P＜＝P_o＜＝(1+α)P，如果P_min＝(1-α)P，且P_max＝(1+α)P.(式2)

除了基于可调整范围的限制，可能有由于区域的有限物理尺寸引起的在阵 列区域中有多少单元可被编组在一起的限制。每一个阵列区域可具有不同的物 理尺寸，所以对每一个阵列区域而言可被编组在一起的单元的数量可不同。因 此，为所有可能的使用情况确定最优的像素尺寸成为复杂的问题，这不但取决 于像素尺寸，还取决于阵列区域尺寸以及其他潜在的系统因素。

给定上述假设和考虑，图2公开了根据本发明的实施例的选择用于同时检 验多个阵列区域的最优像素尺寸的方法200。在第一个步骤202中，方法200 在所有阵列区域i(其中i＝1到N)中选择C_i中的最大公约数D。也就是说， 最大公约数D是能满足对于I＝1到N，C_i＝K_i D，其中K_i是整数，的最大 整数。

根据下一个步骤204，申请人已经确定：如果可找到最大公约数D的整数 约数以满足限制可调整像素尺寸的上述式子，那么这个整数约数是最优(也就 是，候选的)像素尺寸P_o，用这个P_o，每一个阵列区域可在不将多个单元编 组在一起的情况下可具有整数个像素。也就是说，如果存在P_o能使：

D/P_o是整数，

且

(1-α)P＜＝P_o＜＝(1+α)P，        (式2)

那么这个P_o是最优的像素尺寸。

更一般地，然而，最大公约数D可能是较小的数，该较小的数必须 先乘以某个整数因子m，方可发现满足可调整像素范围的限制的整数约束。也 就是说，如果存在P_o能使：

m D/P_o是整数

且

(1-α)P＜＝P_o＜＝(1+α)P，        (式2)

那么P_o是最优的像素尺寸。这意味着一些或全部阵列区域中的多个单元必 须被编组在一起以获得最优像素尺寸，当同时检验所有阵列区域的时候，此最 优像素尺寸可提供用于单元-对-单元的比较的整数个像素的最优像素尺寸。也 就是说，确定最优像素尺寸的问题变为寻找整数因子m和n以使

m D＝n P_o              (式3)

或

P₀＝(m D)/n            (式4)

其中P₀位于可调整像素范围内，其中m和n都是整数。注意可能存在满 足上述式子的多个“最优”像素尺寸P_o。除了确定最优像素尺寸P_o之外，图2 的方法还选择在同时检验多个阵列区域中实际使用的一个特定像素尺寸。在这 个专利申请中，被选择实际使用的特定最优像素尺寸可被称为“理想的”像素 尺寸。

由下一个步骤206，基于每一个最优像素尺寸P_o而做出在每一个阵列区域 中需要被编组的单元的数量的确定。结合上述式2和4，得出必须要满足的下 式：

(1-α)P＜＝((mD)/n)＜＝(1+α)P；        (式5)

或

m＜＝n((1+α)P/D)          (式6a)

且

m＞＝n((1-α)P/D).         (式6b)

一般地，较小的m提供较好的分辨率，因为它代表了需要被编组在一起来 使所编组的单元具有整数个像素的单元的数量。然而，在确定理想的像素尺寸 之前，还应该考虑上述的其他限制，诸如帧尺寸和每一个阵列区域的尺寸。因 此，下一个步骤208涉及确定满足预设准则的可接受的最优像素尺寸。

将表1示出的使用情况作为示例。四个阵列区域各自具有单元尺寸1044 nm、1278nm、2052nm以及2592nm，且标称像素尺寸是160nm。四个单元 尺寸之间的最大公约数可被发现为是D＝18。假设标称像素尺寸的可调整范围是 6％，也就是，α＝0.06。由于标称像素尺寸P＝160，用于确定像素尺寸的式子 变为：

m＜＝n((1+α)P/D)＝9.42n         (式7a)

且

m＞＝n((1-α)P/D)＝8.53n.        (式7b)

从式7a和7b中可获得多个解，诸如，例如：(m＝9，n＝1)、(m＝26，n＝3) 以及(m＝28，n＝3)。基于预设准则，诸如限制编组单元的可容许最大尺寸的 帧尺寸，可能只有少量解需要被考虑。在这个示例中，假设上述三个解对应于 可接收的最优像素尺寸P_o，P_o可被认为是理想的像素尺寸的候选。使用式4， 可接受的最优像素尺寸P_o各自变为9*18/1＝162nm、26*18/3＝156nm和 28*18/3＝168nm。

上述过程可确定或不可确定至少一个可接受的最优像素尺寸。经判定框 209，如果存在至少一个可接受的最优像素尺寸，那么进一步的判定框210确 定是否仅存在一个可接受的最优像素尺寸或者是否存在多于一个。

在一些情况下，可能存在仅有一个最优像素尺寸被认为是可接受的(只有 它满足所有预设准则)。在这样的情况下，可能存在仅有一个可接受的最优像 素尺寸，那么经步骤211选择这个最优像素尺寸用于多个阵列区域的同时检验。

在其他情况下，可能还有多个可接受的最优像素尺寸。在这样的情况下， 多个最优像素尺寸均处于标称像素尺寸的可调整范围内，且它们也满足所有的 预设准则以至于目前而言都是可接受的。在这个环境下，可应用最终准则来选 择用于图像捕捉的最优像素尺寸。由于，一般而言单元尺寸最小，缺陷检测灵 敏度越好，一个可能的最终准则是：将被选择的最优像素尺寸是：在来自所有 阵列区域的被编组单元中提供最少数量的总像素的那个。这个准则某些程度上 是任意的，且如果另一个准则更理想的话，这个准则可被改变。

因此，如果经判定框111，存在多于一个的可接受的最优像素尺寸，那么 可应用最终准则来选择这些像素尺寸中的哪一个将被选择。经步骤212，所选 择的像素尺寸可以是：当来自所有阵列区域的被编组单元中的像素数量被加在 一起时，提供最少数量的总像素的可接受的最优像素尺寸。在被编组单元中具 有较低数量的总像素是优选的，因为在做单元-对-单元比较的时候具有较小的 单元尺寸是理想的。

继续上述的使用情况，将被使用的所选像素尺寸被证明为P₀＝162nm。这 是由于该像素尺寸对应于被编组单元中的最少数量的总像素。

值得一提的是，尽管在所确定的最优像素尺寸的情况下，m是要被编组在 一起以形成具有整数个像素的被编组单元的单元数量，在一些阵列区域中需要 被编组在一起的单元的数量可实际上更少。如前所述，每个阵列区域中的单元 尺寸被表达为C_i＝K_i D。如果K_i和m具有一些公约数，那么所需要的单元的 数量可被减少。因此，每个阵列区域中需要被编组在一起的单元的数量可由以 下确定：

(式8)

其中(K_i，m)代表K_i和m之间的最大公约数。

回到图2的判定框209，可能存在基于预设准则没有最优像素尺寸被发现 可接受的这样的使用情况。这样的情况可能是由于任何最优像素尺寸都不满足 一个或多个预设准则。例如，在一个或多个阵列区域中必须被编组在一起的单 元数量可能太多而不能满足最大帧尺寸、检验算法所需要的最小单元数量或阵 列区域的受限物理尺寸所施加的一个或多个预设准则，

在这个情况下，方法200可没有分支且执行步骤214，其中找到了最小化 被编组单元中的总像素的最优像素尺寸。也就是，这个步骤214找到了当来自 所有阵列区域的被编组单元中的像素数量被加在一起的时候提供最少数量的 总像素的最优像素尺寸。经步骤216，然后可使用这个特定最优的像素尺寸， 来标识具有最大的被编组单元的尺寸的阵列区域，并标记这个阵列区域用于数 字内插。在其他实施例中，可使用另一种技术(与步骤214和216中给出的不 同)来标识阵列区域用于数字内插。

经步骤218，被标记用于数字内插的阵列区域被从正在被分析的多个阵列 区域组中移除。在此之后，方法200可循环回步骤202，基于剩余的阵列区域 而重新最优化像素尺寸，以使在剩余的阵列区域基础上找到满足所有预设准则 的最优像素尺寸。然后重复这个过程，在可找到可接受的最优像素尺寸之前， 来进一步选择用于数字内插的另一个阵列。

更详细的预设准则

如上所述，可使用预设准则来确定哪一个最优像素尺寸，如果有的话，是 可被接受用于同时检验多个阵列区域的。在上述式子导致多个可比的最优像素 尺寸的情况下，预设准则可能是非常有用的。让我们现在考虑更详细的这样的 预设准则。

根据本发明的实施例，预设标准可能是基于用于阵列检验的单元-对-单元 比较的实现中的特定限制。在单元-对-单元检验的实际实现中，经常将图像像 素分为帧，每一帧受限于特定尺寸来简化算法实现和存储器管理。在检验算法 中，经常存在这样的要求：在帧中必须存在特定数量的单元，从而可执行算法。 因此，帧尺寸和所需要的单元的最小数量代表了可用于帮助确定用于同时检验 多个阵列区域的最优像素尺寸的两个重要准则。假设帧尺寸被限制为每帧F个 像素，且检验算法中所需要的单元最小数量是M个单元，则在每一个阵列区域 中被编组单元尺寸中像素的数量必须不大于F/M。

另外，每一个阵列区域还具有有限的物理尺寸。因此，阵列区域中可用的 单元的最大数量是另一个必须要满足的准则。为了可被接受，最优像素尺寸必 须确保每一个阵列区域具有足够数量的被编组单元用于检验。也就是，如果检 验算法需要最小的M个被编组的单元，那么每一个阵列区域必须大于M个被 编组的单元的尺寸。

总体而言，除了满足之前章节中描述的式子之外，最优像素尺寸还应该满 足接下来的预设准则。最优像素尺寸一定导致每一个阵列区域中被编组单元的 尺寸中的像素的数量不大于上述的F/M。另外，只有每一个阵列区域在最优 像素尺寸下大于M个被编组单元的尺寸的时候，这个最优像素尺寸才是可被接 受的。作为可被使用的最终准则，如果来自所有阵列区域的被编组单元中的像 素数量被加在一起，最优像素尺寸应该提供最少数量的总像素。

为了说明使用这样的预设准则的方法，考虑具有如图1中所示的相同单元 尺寸的四个阵列区域，但是标称像素尺寸被改变为65nm。当标称像素尺寸为P ＝65时，沿用在上述章节所描述的同样的式子，用于确定像素尺寸的式子变为：

m＜＝n((1+α)P/D)＝3.83n       (式9a)

且

m＞＝n((1-α)P/D)＝3.39n.      (式9b)

从上述式子可得到一些解，例如：(m＝7，n＝2)、(m＝11，n＝3)、(m＝15， n＝4)、(m＝17，n＝5)、(m＝18，n＝5)、和(m＝19，n＝5)。这些解各自相应的 像素尺寸(精确到十分之一nm)是63nm、66nm、67.5nm、61.2nm、64.8nm和 68.4nm。它们都落在65nm的6％的可调整像素范围内。

表4示出每一个阵列区域中所编组在一起的单元的数量(在括号里)以及 被编组单元中相应的像素数量。

表4

因此，从上可见，对于61.2nm的像素尺寸，对于具有单元尺寸1044nm、 1278nm、2052nm和2592nm的阵列区域，每一个阵列区域中被编组在一起 的单元的数量是17，且被编组单元中的像素数量分别是290、335、570和720。 对于63.0nm的像素尺寸，对于具有单元尺寸1044nm、1278nm、2052nm和 2592nm的阵列区域，每一个阵列区域中被编组在一起的单元的数量是7，且 被编组单元中的像素数量分别是116、142、228和288。对于64.8nm的像素尺 寸，对于具有单元尺寸1044nm、1278nm、2052nm和2592nm的阵列区域， 每一个阵列区域中被编组在一起的单元的数量各自是9、18、3和1，且被编组 单元中的像素数量分别是142、355、95和40。等等。

为了进一步确定哪一个像素尺寸是可接受的像素尺寸，假设帧尺寸限制是 5000像素，且用于检验算法的所需要的单元的最少数量(在这个维中)是5。 这限制了最大可容许的被编组单元尺寸为5000/5＝1000像素。表4中所有的像 素尺寸看来都满足了这个要求。

此处，让我们假设这四个阵列区域都具有相同的物理尺寸，等于约150微 米，且因此，每一个阵列区域中(未被编组的)单元的数量分别是143、117、 73和57。可看到，像素尺寸61.2nm需被排除，因为检验算法要求最少5个被 编组单元，也就是17x5＝85个(未被编组的)单元，而第三和第四阵列区域 各自仅具有73个单元和57个单元。类似地，像素尺寸68.4nm必须被排除。

可通过应用这样的准则来从剩余的四个候选像素尺寸中进行选择：如果来 自阵列区域的被编组单元中多个像素被加在一起，最优像素尺寸应该提供最少 数量的总像素。基于这个最终准则，选择最优像素尺寸64.8nm。

现在考虑不同的情况，其中用于检验算法的所需要的单元的最少数量是7。 在这个使用情况下，解可能是不同的。首先，最大可容许的被编组单元的尺寸 变成5000/7＝714个像素，因此排除了像素尺寸61.2nm和68.4nm。还排除了 像素尺寸64.8nm和66nm，因为一些阵列区域没有足够的未被编组的单元数量。 最后，基于最终准则，如果来自阵列区域的被编组单元中多个像素被加在一起， 最优像素尺寸应该提供最少数量的总像素，选择像素尺寸63.0nm。

考虑又一种情景，其中用于检验算法的所需要的单元的最少数量(在这个 维)是11。在这个情况下，没有最优的像素尺寸可被用于同时检验素有的阵列 区域。这是由于，不管使用什么像素尺寸，还是有一些阵列像素不具有足够数 量的未被编组的单元。例如，如果来自阵列区域的被编组单元中多个像素被加 在一起，像素尺寸64.8nm看起来是提供最少数量的总像素的最接近的解。然 而，第二阵列区域不具有足够的单元。

方法概述

根据本发明的实施例，用在同时检验多个阵列区域过程中的最优像素尺寸 的选择方法可被概括如下。

1.从多个阵列区域的单元尺寸中找到最大公约数。(见图2中的步骤 202。)

2.基于该最大公约数和检验的标称像素尺寸的可调整范围确定候选的像 素尺寸。(见图2中的步骤204。)

3.基于每一个候选的像素尺寸而确定每一个阵列区域中要被编组在一起 的单元的数量。(见图2中的步骤206。)

4.从候选的像素尺寸中确定满足基于最大帧尺寸、检验算法中所需要的 单元的最少数量和需要被编组在一起的单元的数量以及每一个阵列区域中可 用单元的数量的所有预设准则的所有可被接受的像素尺寸。(见图2中的步骤 208。)

5.如果步骤4中存在可被接受的像素尺寸，则从所有可被接受的像素尺 寸中，找到当来自阵列区域的被编组单元中的多个像素被加在一起的时候，提 供最少数量的总像素的那个像素尺寸并且继续到步骤8。(见图2中的步骤208 和212。)

6.如果步骤4中没有可被接受的像素尺寸，则从所有候选的像素尺寸中， 找到当来自阵列区域的被编组单元中的多个像素被加在一起的时候，提供最少 数量的总像素的那个像素尺寸。(见图2中的步骤214。)

7.标识所有多个像素区域中具有最大的被编组单元的尺寸的那个阵列区 域，将这个阵列区域标记为用于数字内插的阵列区域，且重复步骤1到7。(见 图2中的步骤216和218。)

8.如果在步骤5中可找到像素尺寸，则已经找到了用于同时检验多个阵 列区域的可被接受的最优像素尺寸，没有或带有一些使用数字内插的阵列区 域。(见图2中的步骤208和212。)

示例装置

图3是根据本发明的实施例，可被用于检验所制造的衬底的检验装置的示 意图。如图3中所示，该检验装置包括成像装置310、可移动的衬底夹持器320、 检测器330、数据处理系统340和系统控制器350。

在一个实施例中，成像装置310包括电子束成像装置。在可选实施例中， 成像装置310包括光学成像装置。根据本发明的实施例，成像装置310包括电 子元件315来控制并调整成像的倍数。

可移动的衬底夹持器320包括平移的机制来夹持目标衬底325。目标衬底 325可能是，例如，用于平版印刷的半导体晶片或分划板。检测器330是用于 特定的成像装置的合适的检测器，且数据处理系统340被设置为处理来自检测 器330的图像数据。

系统控制器350可包括处理器、用于存储处理器可执行代码和数据的存储 器、以及各种其他组件，诸如系统总线、数据存储系统、输入/输出接口等。系 统控制器350可通信地耦合至成像装置310以电子地控制成像装置310的操作。 根据本发明的实施例，系统控制器350被设置为交互并控制成像装置310的倍 数控制电子元件315。

在上述描述中，设置了许多具体细节以提供对本发明的实施例的透彻理 解。然而，本公开的所说明的实施例的以上详细描述不旨在穷尽或将限制为公 开的精确形式。本领域技术人员将领会，本发明可以在没有这些具体细节中的 一个或多个细节下、或者通过其他方法、组件等来实践。

在其他实例中，没有详细示出或描述公知的结构、或操作以免淡化本发明 的诸方面。尽管本发明的特定实施例和示例在本文中以示例目的给出，然而在 本发明的范围内可作出许多等同改变，如本领域内技术人员所能理解的那样。

可鉴于前面的详细说明对本发明作出这些改变。下面权利要求中使用的术 语不应当解释成将本发明限定在说明书和权利要求书所披露的特定实施例。相 反，本发明的范围是由下面权利要求书限定的，它应当根据权利要求书解释的 建立教条予以解释。