总线网络的总线节点中的用于生成对应于发送信号的位信号的发送级以及用于从发送信号中生成位信号的方法

摘要

本发明涉及一种在总线网络的总线节点中、特别在EIB网络的总线节点中的发送级，所述总线节点被耦合在总线线路（Bus+、Bus-）上，用于产生相应于具有发送脉冲序列的发送信号的位信号，所述位信号对于每个发送脉冲由具有持续时间Δt=t

说明书

技术领域

本发明涉及一种在总线网络的总线节点中、特别是在EIB网络的总线 节点中的发送级，所述总线节点耦合在总线上，用于生成相应于发送信号的 位信号；本发明还涉及一种用于从发送信号中生成位信号的方法，其中发送 信号由发送脉冲的序列组成。

背景技术

总线节点一方面应当保证在其中所包含的控制单元、通常是微处理器之 间的组合，另一方面也应当通过总线确保控制单元的电压供应以及此外所连 接的应用电路（例如继电器、传感器、键控器、显示器等）的电压供应。由 此，总线节点在该意义下包含发送器、接收器以及用于内部电路以及必要时 附加地用于应用电路的电压源。

图1示出了具有多个总线节点的总线的配置。包含一个或者多个电源设 备以用于电源供应，然而必须提高所述电源设备的输出阻抗以便避免总线通 信的传输频率在最坏的情况下通过电源设备被衰减至消失。插入的优选被构 造为扼流圈模块的阻抗变换器在此发挥作用。

当在EIB网络中使用发送级时，在Konnex Handbuch(Version 2.0)中规 定了对发送级的要求。根据这些要求来验证所提供的总线设备。

在图2中，子图（a）示出了EIB示例电文中的位序列，根据发送信号 的脉冲序列生成所述EIB示例电文，子图（b）示出了单独的位脉冲的细节。 Bus+是标称总线电位，Bus-为其他观测示出了共同电位，也就是接地电位。 通过时间上限制的并且在持续时间上与发送脉冲同步的、下文中被称为有效 脉冲的电压降Ua，从标称总线电压Bus+起，定义单个发送脉冲的EIB信号。 为了在发送消息时的能量最小化，所以在标称总线电压Bus+之外了规定的 升压Ue，其引入所谓的补偿脉冲。在与作为总线电源设备的阻抗变换器的 扼流圈模块的合作中，在此所述扼流圈模块同时是能量存储器，在每个有效 信号（发送脉冲）之后能量反馈到总线线路上。然后补偿脉冲作为指数函数 衰减，直到位周期T结束之后出现电文的下一位。此外，补偿脉冲必须完全 地衰减，由此确保了用于下一位的规定的电压条件。

总线节点在其作为发送器起作用时相应地生成这些信号。理想地，相同 的能量在补偿脉冲期间被再次馈入，所述能量由发送脉冲从具有有效脉冲的 总线上吸收。

为了生成满足上述要求的位信号，通常情况下需要两个电路部分，也就 是一个用于生成有效脉冲的电路以及一个用于生成与有效脉冲相连接的补 偿脉冲的电路，但是也存在放弃后者电路的解决方法。此外至少设置一个控 制电路，其将发送信号至少输出到用于生成有效脉冲的电路上。

在DE 10 2006 011 595 B4中描述了这样的发送级。此处，与各个当前 邻近的总线直流电压相协调地发生有效脉冲的复制，其中借助在发送级中生 成的发送信号电压的幅度来设置有效脉冲的幅度。为了回收能量，由有效脉 冲所引起的能量损失被存储在电容性的存储元件中。由此，在存储元件上形 成了比总线直流电压高的电压。在用于生成有效脉冲的电路中以及在用于生 成补偿脉冲的电路中分别设置了控制电路，其中控制电路彼此通信，以便传 输发送信号。

发明内容

本发明要解决的技术问题是，对公知的发送级进行进一步的改进并且通 过优化的信号形状使得可以将流失的能量尽可能多地再次反馈到总线上。

所述技术问题通过根据权利要求1所述的发送级来解决。有利的构造是 从属权利要求的内容。在权利要求7及其附属权利要求8、9中定义了用于 生成位信号的方法。在权利要求10中说明了按照本发明的发送级的应用。

按照本发明，在发送级中通过给定的参考电压确定了有效脉冲的脉冲深 度，所述参考电压不取决于位信号的或总线信号的直流电压分量的大小。由 此实现了，可以说获得了关于如下的事先的知识，即有效信号失去了多少能 量，从而可以通过时间元件（例如微分电路）的合适的参数选择来规定补 偿脉冲的衰减特性。然而用于生成补偿脉冲的电路的存在仅仅是一个选择， 其对于实现本发明不是强制的。

在此，参考电压可以是由总线节点的电压源所提供的供应电压，但是也 可以是在总线节点的电压源中所产生的中间电压。

此外有利地通过位信号的交流电压分量的负反馈来恒定地保持有效脉 冲的脉冲深度，这一点另外有助于可以精确地确定在有效脉冲中所失去的能 量。

另外有利地设置了，若存在用于生成补偿脉冲的电路，则其具有至少两 个能量存储器，所述两个能量存储器在发送脉冲开始时是并联连接的并且在 发送脉冲的持续时间期间被充上当前存在的总线电压并且在发送脉冲结束 时是串联连接的，其中通过串联连接的能量存储器将总电压接通在总线上。 由此可靠地实现了，存在这样的电压，其直接或者间接地（也就是预处理过 的）作为所需的过压可供使用，可以简单地优化其衰减。

优选地设置唯一的控制电路，其控制用于产生有效脉冲的电路以及用于 产生补偿脉冲的电路。这简化了实际的电路结构并且是可行的，原因是补偿 脉冲直接与发送脉冲同步。

生成与具有发送脉冲序列的发送信号相对应的、对于每个发送脉冲来说 由有效脉冲以及与有效脉冲相连接的补偿脉冲组成的位信号的方法，包含生 成有效脉冲和生成补偿脉冲的步骤，并且其特征在于，通过事先给定的参考 电压来确定有效脉冲的脉冲深度并且优选地通过位信号的交流电压分量的 负反馈来恒定地保持有效脉冲的脉冲深度。

由此还优选地，生成补偿脉冲包含：提供至少两个能量存储器、在发送 脉冲开始时并联连接能量存储器从而使得能量存储器在发送脉冲的持续期 间内被充上当前可用的总线电压、以及串联连接发送脉冲的能量存储器。

最后，本发明描述了在特定于应用的集成电路（ASIC-Application  Specific Integrated Circuit，专用集成电路）中应用根据权利要求1至6任一 项所述的发送级，所述集成电路此外也可以包含其他的电路部分，例如接收 器、电源等。

附图说明

在下文中应当根据附图进一步地阐述本发明。

图1示出了总线配置的例子。

图2在子图（a）中示出了来自EIB示例电文的位序列，并且在子图（b） 中示出了位序列中的位脉冲的细节。

图3示出了按照本发明实施例的发送级的方块图。

图4示出了用于产生有效脉冲的电路的实施例，所述电路根据本发明可 以使用在发送级中。

图5示出了用于产生补偿脉冲的电路，其根据本发明可以使用在发送级 中。

图6示出了与控制电路一起的根据本发明的整个发送级。

具体实施方式

在下面的描述中以及在附图中提到了很多特定的细节。然而认识到，在 实践中可以不具有这些特定的细节来实现本发明的实施形式。另外忽略了良 好公知的电路、结构以及技术，以便使得不难理解本发明。可以理解，在示 出的实施形式中可以采取很多的改进和变化，而不超出本发明的范围。在此， 所示出的实施例应当被视为描述性的而不是限制性的。特别地可以考虑：尽 管通过双极型晶体管来构造实施例，但是可以使用其他的技术，从而可以例 如借助场效应晶体管来实现电路。

图3示出了根据本发明的实施例的在总线节点中的发送级的方块图。在 此，由唯一的控制电路C来控制用于产生有效脉冲的电路A以及用于产生 与有效脉冲相连接的补偿脉冲的电路B，所述控制电路C将（处于出于简化 目的而被示为单个发送脉冲U_send的）发送信号既发送到用于产生有效脉冲 的电路A又发送到用于产生补偿脉冲的电路B。发出信号U_send的控制单元 在附图中没有示出。替换地，发送级也可以实施为不包含用于产生补偿脉冲 的电路B。

图4示出了用于产生根据本发明的发送级的有效信号的电路示例。

晶体管Q3表示作为射极跟随器的发送晶体管，通过由晶体管Q1和Q2 组成的控制电路来连接所述发送晶体管。发送信号U_send被供应在晶体管Q2 的基极上。在静止状态下，也就是没有可用的发送脉冲时，晶体管Q2截止， 原因是没有电流可以流过电阻R5，结果晶体管Q3也截止。由于晶体管Q2 截止，在晶体管Q1的基极-发射极电路中没有电流可以流过，由此尽管在由 电阻R1和R2组成的电阻部分的基极上经由保护电阻R3供应了控制电压 U_b，但是晶体管Q1也是截止的。由此，晶体管Q1为导通做好 了准备。在由（未示出的）控制单元发出具有持续时间Δt=t₁-t₀的脉冲U_send 时，晶体管Q2导通。由于此时在晶体管Q1的基极发射电路中流过电流， 所以晶体管Q1也导通了。此时电流流过电阻R5，发送晶体管Q3导通并且 借助通过电阻R6预先定义的电流将总线电压Bus+拉低。在总线上形成有效 脉冲。

电容C1用于总线信号的交流电压分量的负反馈。电容将t₀处的下降沿 作为负电压传输给电阻R1、R2。其达到了-U_b加上在晶体管Q1的基极-发射 极结上叠加的电压降以及加上晶体管Q2的发射极-集电极-饱和电压这样大 小的值，所以晶体管Q1截止并且结果晶体管Q3也截止，从而使得总线电 压Bus+不再下降。通过借助电容C1的负反馈而不断地重调，电压U_a在总 的脉冲持续时间Δt=t₁-t₀上保持不变。在相应的设计中，在节点C1、R1、 R2上的电压U_b可以说被总线上的下降的信号电压覆盖（überschreiben）。

在此，一方面电阻R1、R2以及R2的数值必须尽可能地高，以便不会 严重加重总线线路的负担，另一方面但是也必须足够地低，以便在发送脉冲 U_send时刻同时保证晶体管Q1的可靠导通。同样地，这样设计反馈支路的总 时间常数，使得交流电压信号在Δt=t₁-t₀上从总线被良好地传输。通过电容 C1的电容值以及并联连接的电阻R1、R2和R3的值来确定这个时间常数。 这个部分矛盾的需求只能通过折衷来满足。在此，除了在现在有效的晶体管 Q1和Q2上的电压降之外，通过U_ref和分压器R1、R2来确定有效脉冲的脉 冲深度。如果不将电阻R3的数值选得过高，则由于晶体管Q1的极低的基 极电流而可以忽略电压降。

U_ref可以是用于所连接的应用的供电电压，或者在用于总线节点的电压 供应中所产生的中间电压，就像例如在PCT/DE2010/000017中所描述的那 样。如果参考电压U_ref具有所需的数值，则其可以直接用于实现期望的脉冲 深度。也可以由稳压二极管或者电压控制器来提供所述参考电压。对于这个 实施形式可以省去电阻R2。

图5示出了用于产生补偿脉冲的电路。在静止状态，也就是没有作用在 晶体管Q6的基极上的发送脉冲U_send时，由于截止的晶体管Q6以及截止的 晶体管Q5，所以电路没有电流。在（未示出的）控制单元方面发送持续时 间Δt=t₁-t₀的脉冲U_send时，晶体管Q6导通。电容C2通过电阻R7和二极 管D2充上刚好存在的总线电压Bus+，所述总线电压在有效脉冲期间主导。 同时，用于此时同样导通着的晶体管Q5的基极电流流过电阻R11以及经过 二极管D6。通过二极管D5以及电阻R9，电容C4同样地被充上刚好存在 的总线电压。电容C2和C4在有效脉冲期间在开始时是并联连接的。如果 虽然电阻R8被选得相对高阻，电流也流过二极管D4以及电阻R8，那么该 电流是可以忽略的并且仅仅轻微地加载到总线上。晶体管Q4是截止的并且 由于两个二极管D4和D5的阴极具有大约相同的电势而使得电容C3事实上 被放电。

在t₁时刻发送脉冲U_send结束并且晶体管Q6截止，从而在电阻R7以及 二极管D2上不再有电流流过。所以晶体管Q5也截止了。二极管D4和D5 被相反极地布置，从而这些结（Strecke）中也没有电流流过。此时，电流从 充电的电容C4流经晶体管Q4的集电极-基极结、放电的电容C3以及电阻 R8。晶体管Q4导通。此时，两个电容C4和C2串联连接。其总电压比总线 电压Bus+高，从而此时相对大的电流流向总线，所述电流通过电阻R9被限 制。电容C3此时通过电阻R8被持续地再充电，直到晶体管Q4再次截止。 通过电容C3和电阻R8的相应设计以及由此产生的时间常数，与总线电源 的阻抗变换器相结合，获得了用于根据图2所需的特性的定义了的衰减的补 偿脉冲。

图6示出了根据图4和图5的电路的组合。晶体管Q2在此也承担在根 据图5的电路中的晶体管Q6的功能，从而发送脉冲U_send既被发送到用于产 生有效脉冲的电路上又被发送到用于产生补偿脉冲的电路上。设置了退偶二 极管D1，其按照功能地将两个电路彼此分开。

本发明的在上面描述中、在附图中以及在权利要求中所公开的特征实质 上既可以单独的也可以任意组合地用于实现本发明。