通过使用感测放大器作为写驱动器的减小面积的存储器阵列

摘要

公开了用于减小实现存储器阵列(诸如SRAM阵列)所需面积的技术。该技术例如可实施在包含感测放大器的存储器阵列设计中，其中感测放大器配置成在用于从存储单元中读出的读模式和用于写到存储单元的写模式操作。此外，公共列多路复用器可用于读功能和写功能(与具有用于读和写的单独多路复用器相反)。