通过三氧化锰表面掺杂制备p-CdS纳米线及p-CdS/n-Si纳米p-n结的方法

摘要

本发明涉及一种通过MoO

说明书

技术领域

本发明涉及一种制备p-CdS纳米线及p-CdS/n-Si纳米p-n结的方法，具体地说是一种通过利用MoO₃薄层进行表面掺杂而实现p-CdS纳米线及p-CdS/n-Si纳米p-n结的制备的方法。 

背景技术

纳米线是物质在纳米尺度上的一种特殊结构，它在空间上要求有两维处于纳米尺度。CdS纳米线是一种重要的IIB-VIB簇半导体材料，基于其禁带宽度～2.42eV，对应着可见光范围内的黄绿光，所以其在纳米光电探测器件、发光器件、光伏器件等纳米电子器件上的应用有着十分重要的意义。目前，所合成的本征CdS纳米线呈现弱n型，通过原位掺杂，n-或n⁺-CdS纳米线也比较容易得到，n-CdS/Si纳米p-n结亦有报道。例如，通过原位掺杂镓、磷或铟即可获得n型或n⁺型的CdS纳米线。然而，想获得p-CdS纳米线却很困难，造成此困难的主要原因是：CdS的禁带宽度很宽，且价带顶很深，由此而引起很强的自补偿效应，例如，当掺杂入易电离的杂质时，总是出现起相反作用的缺陷，使得掺杂“失效”，改变不了被掺杂物质的导电类型。由此，基于p-CdS纳米线的纳米p-n结亦尚未有报道。无法制备出p-CdS纳米线，严重地限制了CdS纳米线的应用与发展。 

发明内容

本发明是为避免上述现有技术所存在的不足之处，提供一种工艺简单、适合大规模生产的通过MoO₃表面掺杂制备p-CdS纳米线及p-CdS/n-Si纳米p-n结的方法，以实现p-CdS纳米线及p-CdS/n-Si纳米p-n结的制备，获得电导率高、性能稳定的p-CdS纳米线及高性能的p-CdS/n-Si纳米p-n结。 

本发明为解决技术问题采用如下技术方案： 

本发明通过MoO₃表面掺杂制备p-CdS纳米线的方法的特点是：首先合成本征CdS纳米线，然后在所述本征CdS纳米线上包裹一层厚度为5～150nm的MoO₃层，随后在100～300℃的温度中退火处理10～30分钟得到p-CdS纳米线。 

本发明通过MoO₃表面掺杂制备p-CdS纳米线的方法的特点也在于在所述本征CdS纳米线上包裹5～150nm的MoO₃层的方法是脉冲激光沉积法、电子束热蒸发法或磁控溅射法。 

本发明通过MoO₃表面掺杂制备p-CdS/n-Si纳米p-n结的方法的特点是： 

a、在n⁺型硅衬底上厚度为300nm的二氧化硅层的表面旋涂负光刻胶层，通过利用第一掩模板对所述负光刻胶层进行曝光、显影，在二氧化硅层表面形成负光刻胶格子，然后以所述负光刻胶格子为掩模利用BOE刻蚀液对二氧化硅层进行刻蚀，在所述n⁺型硅衬底上形成 二氧化硅格子得到样品A，随后将所述本征CdS纳米线分散在样品A的表面，使得有纳米线一端搭在二氧化硅格子上，另一端搭在n⁺型硅衬底上得到样品B； 

b、在样品B表面旋涂正光刻胶，通过利用与第一掩模板配套的第二掩模板对所述正光刻胶进行曝光、显影，在样品B表面形成正光刻胶图形得到样品C，再利用电子束镀膜系统在样品C表面镀金属薄膜，接着利用丙酮冲洗去掉正光刻胶和正光刻胶上的金属薄膜，在每一个二氧化硅格子中形成金属电极，所述金属电极与其所在的二氧化硅格子形成一回形结构，得样品D； 

c、在所述样品D的表面覆盖一层厚度为5～150nm的MoO₃层，随后在100～300℃的温度中退火处理10～30分钟得到p-CdS/n-Si纳米p-n结。 

本发明通过MoO₃表面掺杂制备p-CdS/n-Si纳米p-n结的方法的特点也在于： 

所述步骤a中的负光刻胶RFZ-220光刻胶。 

所述步骤a中的BOE刻蚀液是按照氢氟酸∶氟化铵∶水＝7ml∶20g∶30ml的比例混合而成，所述氢氟酸中HF的含量按质量百分比不少于40％。 

所述步骤b中的正光刻胶为ARP-5350光刻胶。 

所述步骤b中的金属电极是以4nm厚的铜为底层，以50nm厚的金为表层的金属电极。 

所述步骤c中在所述样品D的表面覆盖一层厚度为5～150nm的MoO₃层的方法是脉冲激光沉积法、电子束热蒸发法或磁控溅射法。 

本发明的理论基础是表面电荷转移技术，即两种功函数有着显著差异的材料接触时，电子会从功函数低的材料注入到功函数高的材料。本发明中高度绝缘的MoO₃拥有一个很低的最低未占轨道值(LUMO)～-6.7eV，和一个很低的最高未占轨道值(HUMO)～-9.7eV，这说明MoO₃的功函数远大于其它大多数半导体材料的功函数，而CdS的导带底E_c1～-3.7eV，价带顶E_v1～-6.12eV，其费米能级均位于MoO₃的最低未占轨道值(LUMO)和最高未占轨道值(HUMO)之上。所以当本征CdS纳米线与MoO₃薄膜接触时，由于本征CdS与MoO₃存在的巨大的功函数差，电子将从本征CdS纳米线注入到MoO₃薄膜中，从而在CdS纳米线上产生额外的空穴，由此而使得CdS纳米线显示出p型。而基于上述原理，并根据p-CdS和n-Si的能带关系可知，p-CdS/n-Si纳米p-n结将是很好的p-n结。 

与已有技术相比，本发明有益效果体现在： 

1、本发明克服了CdS自补偿效应的困难，成功地制备出p-CdS纳米线，而且所得到的p-CdS纳米线拥有很大的空穴迁移率，且性能稳定，为CdS纳米线的应用与发展开辟了另一片广阔的天地。 

2、本发明采用通过MoO₃表面掺杂制备p-CdS纳米线的方法，实现了p-CdS纳米线的制备，工艺简单，适合大规模生产。 

3、本发明为其它一些类似的难以实现p型掺杂的材料提供参考，为其提供实现p型掺杂的有效途径，例如CdSe、CdTe等。 

4、本发明通过MoO₃表面掺杂所制备的p-CdS/n-Si纳米p-n结展现出良好的、稳定的性能，与已有报道的n-CdS/Si纳米p-n结相比，拥有更高的电学稳定性。 

5、由发明中所制备的p-CdS/n-Si纳米p-n结所展现出来的良好的、稳定的性能证明通过MoO₃表面掺杂制备p型CdS纳米线及p-CdS/n-Si纳米p-n结的方法具有很重要的应用价值，特别是为制备极其重要的发光和光伏器件n-CdS/p-CdS纳米线同质p-n结提供非常重要的条件。 

附图说明

图1为本发明制备p-CdS/n-Si纳米p-n结的流程图； 

图2为制备基于本发明所制备的p-CdS纳米线的底栅场效应管的流程图； 

图3为本发明中所制备的p-CdS纳米线的透射电子显微镜图； 

图4为本发明中所制备的p-CdS纳米线的高分辨透射电子显微镜图； 

图5为基于实施例1中所制备的p-CdS纳米线的场效应管的扫描特性曲线； 

图6为基于实施例2中所制备的p-CdS纳米线的场效应管的扫描特性曲线； 

图7为基于实施例3中所制备的p-CdS纳米线的场效应管的扫描特性曲线； 

图8为本发明中所制备的p-CdS/n-Si纳米p-n结的I-V特性曲线图； 

图9为本发明中所制备的p-CdS/n-Si纳米p-n结的光电特性曲线图； 

图中标号：1为n⁺型硅衬底；2二氧化硅层；3负光刻胶层；4第一掩模板；5负光刻胶格子；6二氧化硅格子；7本征CdS纳米线；8正光刻胶；9第二掩模板；10金属薄膜；11金属电极；12为MoO₃层；13为p⁺型硅衬底；14第三掩模板；15铜金薄膜；16铜金电极。 

具体实施方式

为了验证本发明中通过MoO₃表面掺杂制备的p型CdS纳米线的p型电导特性，制备基于p-CdS纳米线的底栅场效应管，流程图如附图2，并对其进行电学测试。首先将本征CdS纳米线7分散在已清洗干净的p⁺型硅衬底13上的厚度为300nm的二氧化硅层2表面得到样品E(如图2中B1所示)，然后在样品E表面旋涂正光刻胶8(如图2中B2所示)，通过利用第三掩模板14对正光刻胶8进行曝光、显影，在样品E表面形成正光刻胶8图形得到样品F(如图2中B3所示)，接着利用电子束镀膜系统在样品F表面图镀铜金薄膜15(如图2 中B4所示)，随后利用丙酮冲洗去掉正光刻胶8和正光刻胶8上的铜金薄膜15，在本征CdS纳米线7的两端形成铜金电极16得到样品G(如图2中B5所示)，最后利用脉冲激光沉积的方法、电子束热蒸发的方法或磁控溅射的方法在样品G表面镀上一层厚度为5～150nm的MoO₃层(如图2中B6所示)，得到基于p-CdS纳米线的底栅场效应管H，然后利用Keithley4200-SCS电学表征系统对基于p-CdS纳米线的底栅场效应管进行电学性能测试。同时也利用Keithley 4200-SCS电学表征系统对本发明中所制备的p-CdS/n-Si纳米p-n结进行电学测试。 

实施例1： 

称取1.0g、纯度高于99.9％的CdS粉末放入Al₂O₃小瓷舟中，将小瓷舟放置在双温区管式炉的上游，在载气下游10cm处放置镀Au硅片，Au膜厚度为15nm，把真空抽到5×10^-3Pa以下，以30sccm的流速通入Ar和H₂混合气，Ar和H₂混合气的体积比为95∶5，维持气压在5×10³Pa，上游加热到850℃，保温90分钟，合成出本征CdS纳米线。 

利用脉冲激光沉积的方法或电子束热蒸发的方法或磁控溅射的方法直接在合成好的本征CdS纳米线上包裹一层厚度为5nm的MoO₃层。 

把上述镀有MoO₃层的CdS纳米线放到快速退火炉里进行150℃、15分钟退火处理，得到p型CdS纳米线。 

本实施例的p-CdS纳米线的透射电子显微镜图和高分辨透射电子显微镜图分别如图3和图4，其中的中间层为MoO₃，基于本实施例的p-CdS纳米线的底栅场效应管的扫描特性曲线如图5所示，从图中可知，随着栅压V_gs的增加，源漏电流I_ds减小，符合场效应管中p型沟道的导电特性，因而证实得到的CdS纳米线为p型。 

实施例2： 

称取1.0g、纯度高于99.9％的CdS粉末放入Al₂O₃小瓷舟中，将小瓷舟放置在双温区管式炉的上游，在载气下游10cm处放置镀Au硅片，Au膜厚度为15nm，把真空抽到5×10^-3Pa以下，以30sccm的流速通入Ar和H₂混合气，Ar和H₂混合气的体积比为95∶5，维持气压在5×10³Pa，上游加热到850℃，保温90min，合成出本征CdS纳米线。 

利用脉冲激光沉积的方法或电子束热蒸发的方法或磁控溅射的方法直接在合成好的本征CdS纳米线上包裹一层厚度为40nm的MoO₃层。 

把上述镀有MoO₃层的CdS纳米线放到快速退火炉里进行200℃、15分钟退火处理，得到p型CdS纳米线。 

基于本实施例的p-CdS纳米线的底栅场效应管的扫描特性曲线如图6所示，从图中可知， 随着栅压V_gs的增加，源漏电流I_ds减小，符合场效应管中p型沟道的导电特性，因而证实得到的CdS纳米线为p型，且也从图可知，在相同的源漏电压V_ds的情况下，本实施例中的p-CdS纳米线的电流比实施例1中的大，由此说明本实施例通过MoO₃表面掺杂制备p-CdS纳米线的效果比实施例1更理想。 

实施例3： 

称取1.0g、纯度高于99.9％的CdS粉末放入Al₂O₃小瓷舟中，将小瓷舟放置在双温区管式炉的上游，在载气下游10cm处放置镀Au硅片，Au膜厚度为15nm，把真空抽到5×10^-3Pa以下，以30sccm的流速通入Ar和H₂混合气，Ar和H₂混合气的体积比为95∶5，维持气压在5×10³Pa，上游加热到850℃，保温90min，合成出本征CdS纳米线。 

利用脉冲激光沉积的方法或电子束热蒸发的方法或磁控溅射的方法直接在合成好的本征CdS纳米线上包裹一层厚度为80nm的MoO₃层。 

把镀有MoO₃层的CdS纳米线放到快速退火炉里进行200℃、15分钟退火处理，得到p型CdS纳米线。 

基于本实施例的p-CdS纳米线的底栅场效应管的输出特性曲线如图7所示，从图中可知，随着栅压V_gs的增加，源漏电流I_ds减小，符合场效应管中p型沟道的导电特性，因而证实得到的CdS纳米线为p型，且也从图可知，在相同的源漏电压Vds的情况下，本实施例中的p-CdS纳米线的电流比实施例1-2中的都大，由此说明本实施通过MoO₃表面掺杂制备p-CdS纳米线的效果比实施例1-2更理想。 

实施例4： 

称取1.0g、纯度高于99.9％的CdS粉末放入Al₂O₃小瓷舟中，将小瓷舟放置在双温区管式炉的上游，在载气下游10cm处放置镀Au硅片，Au膜厚度为15nm，把真空抽到5×10^-3Pa以下，以30sccm的流速通入Ar和H₂混合气，Ar和H₂混合气的体积比为95∶5，维持气压在5×10³Pa，上游加热到850℃，保温90min，合成出本征CdS纳米线。 

利用脉冲激光沉积的方法或电子束热蒸发的方法或磁控溅射的方法直接在合成好的本征CdS纳米线上包裹一层厚度为90nm、120nm或150nm的MoO₃层。 

把上述镀有MoO₃层的CdS纳米线放到快速退火炉里进行200℃、15分钟退火处理，得到p型CdS纳米线。 

基于本实施例的p-CdS纳米线的底栅场效应管器件的输出特性曲线与图7无明显差别，由此说明本实施例通过MoO₃表面掺杂制备p-CdS纳米线的效果与实施例3无明显差别。 

实施例5： 

称取1.0g、纯度高于99.9％的CdS粉末放入Al₂O₃小瓷舟中，将小瓷舟放置在双温区管式炉的上游，在载气下游10cm处放置镀Au硅片，Au膜厚度为15nm，把真空抽到5×10^-3Pa以下，以30sccm的流速通入Ar和H₂混合气，Ar和H₂混合气的体积比为95∶5，维持气压在5×10³Pa，上游加热到850℃，保温90分钟，合成出本征CdS纳米线。 

在清洗干净的n⁺型硅衬底上的厚度为300nm的二氧化硅层表面旋涂厚度为1μm的负光刻胶层(如图1中A1)，通过利用第一掩模板对负光刻胶层进行曝光、显影，在二氧化硅层表面形成负光刻胶格子(如图1中A2)，然后以负光刻胶格子为掩模利用BOE刻蚀液对二氧化硅层进行刻蚀，在n⁺型硅衬底上形成二氧化硅格子得到样品A(如图1中A3)，随后将本征CdS纳米线分散在样品A的表面，使得有纳米线一端搭在二氧化硅格子里，另一端搭在n⁺型硅衬底上，得到样品B(如图1中A4)； 

在样品B表面旋涂厚度为1μm的正光刻胶(如图1中A5)，通过利用与第一掩模板配套的第二掩模板对正光刻胶进行曝光、显影，在样品B表面形成正光刻胶图形得到样品C(如图1中A6)，再利用电子束镀膜系统在样品C表面镀铜/金金属薄膜，其中，铜层厚度为4nm，金层厚度为50nm(如图1中A7)，接着利用丙酮冲洗去掉正光刻胶和正光刻胶上的金属薄膜，在每一个二氧化硅格子中形成金属电极，金属电极与其所在的二氧化硅格子形成一回形结构，得样品D(如图1中A8)； 

c、在样品D的表面覆盖一层厚度为80nm的MoO₃层(如图1中A9)，随后在200℃的温度中退火处理15分钟得到p-CdS/n-Si纳米p-n结。 

本实施例所制备的p-CdS/n-Si纳米p-n结的I-V特性曲线如图8，图9为其对应的光伏特性曲线图。由图可知，本实施例所制备的p-CdS/n-Si纳米p-n结具有良好的p-n结特性。