编码方法、编码装置、解码方法、解码装置、数据传送装置及数据接收装置

摘要

本发明提供一种编码方法，包含：检测第一比特流以取得第一检测结果；以及依据该第一检测结果来将辨识位插入至该第一比特流，并据以形成第二比特流，其中该第一比特流的位数与该第二比特流的位数相差1。解码方法，包含：检测第一比特流中的特定位集以产生第一检测结果，其中该特定位集包含有至少一位；以及依据该第一检测结果来将该第一比特流转换为一第二比特流，其中该第一比特流的位数与该第二比特流的位数相差1。本发明的编码方法可降低于数据传输时所牺牲的频宽、减少能量损耗、提升编码质量、增加编码弹性及/或节省收发端电路尺寸。

说明书

技术领域

本发明涉及数据编码与解码，特别涉及一种利用插入一辨识位至一未编 码数据来进行编码的方法与装置及其相关解码方法、解码装置、数据传送装 置与数据接收装置。

背景技术

一般来说，传送端(Transmitter，TX)与接收端(Receiver，RX)彼此 之间在传输数据时，除了需要有传送/接收数据的机制之外，也需要有传送/ 接收时脉(Clock)信息的机制。在高速接口传输数据时，为了要提高信号传 输质量、降低电磁干扰(Electromagnetic interference，EMI)、提供除错机制 (Error correction)以及节省时脉电路，一般会利用将欲传输的数据加以编 码来满足以上需求。传统上会使用4B5B以及8B10B的编码方式，然而，上 述两种编码方式皆需利用编码表(Coding table)，亦即以查表的方式来直接 参照数据编码前后的对应关系，进而将数据加以编码/解码，因此，收发端(亦 即，传送端及接收端)皆需要提供额外电路来储存编码表，造成收发端电路 尺寸的增加。

4B5B的编码方式需要5位的频宽(Bandwidth)来传送4位的数据，以 及8B10B的编码方式需要10位的频宽来传送8位的数据，以上两种编码方 式所牺牲的频宽比例皆为百分之二十五(亦即，传送4位会牺牲1位)。一 旦所牺牲的频宽越多，收发端便需要以更快的传输速度来传输相同的数据 量，然而，当传输速度提高时(亦即，提高操作频率(Operation frequency))， 收发端电路额外消耗的电流也会增加，进而增加能量的损耗。再者，由于接 收端在接收数据时，必须要通过数据中位的转换次数来取得数据的相位 (Phase)或频率，所以如果数据中具有同一逻辑值的位连续出现的次数太多 时，接收端便会不易正确取得数据的相位或频率，举例来说，利用4B5B的 编码方式来传输8位的数据，可能会出现连续8个逻辑0或逻辑1，因而降 低编码质量。

此外，由于数据传输接口包含锁相回路(Phase-locked loop，PLL)类型 以及延迟锁相回路(Delay-locked loop，DLL)类型，而4B5B及8B10B仅 支持锁相回路类型的数据传输接口(亦即，编码弹性低)，因此当数据传输 接口为延迟锁相回路类型时，收发端会需要额外的电路机制来提供编码/解 码，进而增加收发端电路的尺寸。

因此，需要一种可降低于数据传输时所牺牲的频宽、减少能量损耗、提 升编码质量、增加编码弹性及/或节省收发端电路尺寸的创新编码方法。

发明内容

有鉴于此，本发明的目的之一在于提供一种将一辨识位插入至一未编码 数据的编码方法及编码装置及其相关解码方法、解码装置、数据传送装置与 数据接收装置，来解决上述问题。

依据本发明的一实施例，其揭示一种编码方法，该编码方法包含：检测 一第一比特流以取得一第一检测结果；以及依据该第一检测结果来将一辨识 位插入至该第一比特流，并据以形成一第二比特流，其中该第一比特流的位 数与该第二比特流的位数相差1。

依据本发明的一实施例，其另揭示一种编码方法，该编码方法包含：检 测一第一比特流的最低有效位以取得一第一检测结果；以及依据该第一检测 结果来将一辨识位插入至该第一比特流的最低有效位之后，并据以形成一第 二比特流。

依据本发明的一实施例，其另揭示一种编码方法，该编码方法包含：检 测一第一比特流的最高有效位以取得一第一检测结果；以及依据该第一检测 结果来将一辨识位插入至该第一比特流的最高有效位之前，并据以形成一第 二比特流。

依据本发明的一实施例，其另揭示一种编码方法，该编码方法包含：将 至少一辨识位插入至一第一比特流，并据以形成一第二比特流；判断该第二 比特流的一信号质量；当该信号质量满足一判断准则时，输出该第二比特流； 以及当该信号质量并未满足该判断准则时，调整该第二比特流来产生并输出 一第三比特流。

依据本发明的一实施例，其揭示一种解码方法，该解码方法包含：检测 一第一比特流中的一特定位集以产生一第一检测结果，其中该特定位集包含 有至少一位；以及依据该第一检测结果来将该第一比特流转换为一第二比特 流，其中该第一比特流的位数与该第二比特流的位数相差1。

依据本发明的一实施例，其揭示一种编码装置，该编码装置包含：一检 测单元以及一处理单元。该检测单元用以检测一第一比特流以取得一第一检 测结果。该处理单元耦接于该检测单元，用以依据该第一检测结果来将一辨 识位插入至该第一比特流，并据以形成一第二比特流，其中该第一比特流的 位数与该第二比特流的位数相差1。

依据本发明的一实施例，其另揭示一种编码装置，该编码装置包含：一 检测单元以及一处理单元。该检测单元用以检测一第一比特流的最低有效位 以取得一第一检测结果。该处理单元耦接于该检测单元，用以依据该第一检 测结果来将一辨识位插入至该第一比特流的最低有效位之后，并据以形成一 第二比特流。

依据本发明的一实施例，其另揭示一种编码装置，该编码装置包含：一 检测单元以及一处理单元。该检测单元用以检测一第一比特流的最高有效位 以取得一第一检测结果。该处理单元耦接于该检测单元，用以依据该第一检 测结果来将一辨识位插入至该第一比特流的最高有效位之前，并据以形成一 第二比特流。

依据本发明的一实施例，其另揭示一种编码装置，该编码装置包含：一 第一处理单元以及一第二处理单元。该第一处理单元用以将至少一辨识位插 入至一第一比特流，并据以形成一第二比特流。该第二处理单元耦接于该第 一处理单元，用以判断该第二比特流的一信号质量。其中当该信号质量满足 一判断准则时，输出该第二比特流，以及当该信号质量并未满足该判断准则 时，调整该第二比特流来产生并输出一第三比特流。

依据本发明的一实施例，其揭示一种解码装置，该编码装置包含：一检 测单元以及一处理单元。该检测单元用以检测一第一比特流中的一特定位集 以产生一检测结果，其中该特定位集包含有至少一位。该处理单元耦接于该 检测单元，用以依据该检测结果来将该第一比特流转换为一第二比特流，其 中该第一比特流的位数与该第二比特流的位数相差1。

依据本发明的一实施例，其揭示一种数据传送装置，该数据传送装置包 含：锁相回路单元、并行至串行转换单元、编码单元以及驱动单元。该锁相 回路单元用以依据时脉信号以产生第一控制信号以及第二控制信号。该并行 至串行转换单元用以依据该第一控制信号来将并行数据转换为串行数据。该 编码单元用以依据该第二控制信号来将一位插入至该串行数据，并据以形成 已编码数据，其中该串行数据的位数与该已编码数据的位数相差1。该驱动 单元用以将该已编码数据输出为已编码信号。

依据本发明的一实施例，其揭示一种数据接收装置，该数据接收装置包 含：比较单元、时脉回复单元、解码单元以及串行至并行转换单元。该比较 单元用以依据已编码数据来产生一输入数据。该时脉回复单元用以依据该输 入数据来产生一第一控制信号、一第二控制信号，以及一时脉信号。该解码 单元用以依据该第一控制信号来将该输入数据转换为一已解码数据，其中该 输入数据的位数与该已解码数据的位数相差1。该串行至并行转换单元用以 依据该第一控制信号来将该已解码数据转换为一并行数据。

本发明的编码方法可降低于数据传输时所牺牲的频宽、减少能量损耗、 提升编码质量、增加编码弹性及/或节省收发端电路尺寸。

附图说明

图1为本发明编码方法的一实施例的广义流程图。

图2为本发明编码方法的一实施例的流程图。

图3A为将一辨识位插入至位数为N的一第一比特流的示意图。

图3B为将一辨识位插入至位数为N的一第一比特流的示意图。

图4为本发明编码方法的另一实施例的流程图。

图5为本发明编码方法的另一实施例的流程图。

图6为图5所示的步骤的一实作方式的范例流程图。

图7为本发明编码方法应用至锁相回路类型的传输接口的一实施例的流 程图。

图8A为图5所示的步骤的另一实作方式的范例流程图。

图8B为图5所示的步骤的又一实作方式的范例流程图。

图9为本发明编码方法应用至锁相回路类型的传输接口的另一实施例的 流程图。

图10为本发明编码方法的另一实施例的广义流程图。

图11A为本发明编码装置的一实施例的功能方块图。

图11B为本发明编码装置的另一实施例的功能方块图。

图11C为本发明编码装置的又一实施例的功能方块图。

图12为本发明解码方法的一实施例的广义流程图。

图13为本发明解码方法的一实施例的流程图。

图14为图13所示的步骤的一实作方式的范例流程图。

图15为本发明解码方法应用至锁相回路类型的传输接口的一实施例的 流程图。

图16为本发明解码方法的一实施例的流程图。

图17为图16所示的步骤的一实作方式的范例流程图。

图18为本发明解码方法应用至锁相回路类型的传输接口的另一实施例 的流程图。

图19为本发明编码方法的另一实施例的广义流程图。

图20为本发明解码装置的一实施例的功能方块图。

图21为依据本发明编码装置来加以实作出的一数据传送装置的一实施 例的功能方块图。

图22为依据本发明编码装置来加以实作出的一数据接收装置的一实施 例的功能方块图。

主要组件符号说明：

1100、1101、1102                  编码装置

1110、2010                        检测单元

1111、1112、1121、1120、1132、2020处理单元

1122                              切换单元

2000                              解码装置

2100                              数据传送装置

2110                              锁相回路单元

2120                              并行至串行转换单元

2130    编码单元

2140    驱动单元

2200    数据接收装置

2210    比较单元

2220    时脉回复单元

2230    解码单元

2240    串行至并行转换单元

具体实施方式

首先，请参阅图1，图1为本发明编码方法的一实施例的广义流程图。 在步骤110中，首先会检测一第一比特流以取得一第一检测结果，其中第一 比特流为一未编码数据，接着，在步骤120中，会依据步骤110所获得的第 一检测结果来将一辨识位插入至该第一比特流，并据以形成一第二比特流， 其中该第一比特流的位数与该第二比特流的位数相差1。请一并参阅图1与 图2，图2为本发明编码方法的一实施例的流程图，其中图2所示的流程基 于图1所示的广义流程。在图2中，图1所示的步骤110可包含检测该第一 比特流中位于特定位位置的一特定位集的一类型，以做为该第一检测结果 (如步骤210所示)，其中该特定位集包含位于该第一比特流中的至少一位。 此外，图1所示的步骤120可包含当该特定位集的该类型为一第一类型时， 将具有一第一逻辑值的该辨识位插入至该第一比特流(如步骤220中的步骤 224及226所示)，并据以形成该第二比特流，以及当该特定位集的该类型为 不同于该第一类型的一第二类型时，将具有一第二逻辑值的该辨识位插入至 该第一比特流(如步骤220中的步骤224及228所示)，并据以形成第二比 特流。

在步骤220中，可将该辨识位插入至与该特定位集紧邻的一相邻位以及 该特定位集之间，然而，当在该第一比特流中所检测的特定位位置为该第一 比特流的最高有效位(Most significant bit，MSB)或是最低有效位(Least  significant bit，LSB)时(亦即，该特定位集为最高有效位或是最低有效位)， 除了将该辨识位插入至与该第一比特流的最高有效位/最低有效位紧邻的一 相邻位之间以外，也可以将该辨识位插入至该第一比特流的最高有效位之 前，或是将该辨识位插入至该第一比特流的最低有效位之后。因此，在一实 施例中，可检测一第一比特流BS1的最高有效位以取得一第一检测结果 DR1，接着，依据第一检测结果DR1来将辨识位IB插入至第一比特流BS1 的最高有效位之前，并据以形成一第二比特流BS2。而在另一实施例中，也 可以检测一第一比特流BS 1的最低有效位以取得一第一检测结果DR1，接 着，依据第一检测结果DR1来将一辨识位IB插入至第一比特流BS1的最低 有效位之后，并据以形成一第二比特流BS2。

请连同图2来参阅图3A，其中图3A为将一辨识位IB插入至具有位数 为N的一第一比特流BS1(亦即，具有N个位的一未编码数据)的示意图。 在图3A中，第一比特流BS1的特定位置为最低有效位的位位置，其所对应 的一特定位集SB为″0″(亦即，上述的第一检测结果)。如上所述，除了 可将辨识位IB插入与特定位集SB紧邻的一相邻位(亦即，位NB)以及特 定位集SB之间(如图3A所示的位置P1)，也可以将辨识位IB插入至最低 有效位之后(如图3A所示的位置P2)。此外，由于特定位集SB的类型为 ″0″，因此，可依不同的设计需求/考虑，来插入具有不同逻辑值的辨识位 IB。举例来说，当特定位集SB的类型为″0″(例如，上述的第一类型)时， 将具有逻辑值″1″(例如，上述的第一逻辑值)的辨识位IB插入至位置P2； 反之，当特定位集SB的类型为″1″(例如，上述的第二类型)时，则将具 有逻辑值″0″(例如，上述的第二逻辑值)的辨识位IB插入至位置P2。因 此，于此实施例中，具有逻辑值″1″的辨识位IB会插入至第一比特流BS 1 的最低有效位的右侧位置P2，因而形成具有位数为N+1的一第二比特流BS2 (亦即，具有N+1个位的一已编码数据)。

在一设计变化中，图2所示的步骤220另包含当该特定位集的该类型为 该第一类型时，将该特定位集转换为该第二类型。请参阅图4，图4为本发 明编码方法的另一实施例的流程图，其中图4所示的步骤基于图2所示的流 程。步骤420包含当该特定位集的类型为一第一类型时，将具有一第一逻辑 值的该辨识位插入至该第一比特流(如步骤224及226所示)以及将该特定 位集转换为一第二类型(如步骤425所示)，并据以形成一第二比特流，以 及当该特定位集的类型为不同于该第一类型的该第二类型时，将具有一第二 逻辑值的该辨识位插入至该第一比特流(如步骤224及228所示)，并据以 形成一第二比特流。值得注意的是，假若所得到的结果实质上是相同的，步 骤425及步骤226的顺序可互相对调。

请连同图4来参阅图3B，其中图3B为将一辨识位IB插入至具有位数 为N的一第一比特流BS1(亦即，具有N个位的一未编码数据)的示意图。 如图3B所示，该第一比特流BS1的特定位置为由最高有效位算起的前两个 位的位位置，其所对应的一特定位集SB的类型为″00″(亦即，上述的第 一检测结果)，而辨识位IB所插入的位置为最低有效位之后(亦即，位置P3)。 值得注意的是，在将辨识位IB插入于第一比特流BS1之后，辨识位IB并不 一定要与特定位集SB紧邻，也就是说，辨识位IB可插入至第一比特流BS1 中的任两个位之间、最高有效位之前或最低有效位之后。

于此实施例中(但本发明并不局限于此)，当特定位集SB的类型为 ″00″或″11″(例如，上述的第一类型)时，将具有逻辑值″1″(例如， 上述的第一逻辑值)的辨识位IB插入至位置P3；反之，当特定位集SB的 类型为″01″或″10″(例如，上述的第二类型)时，则将具有逻辑值″0″ (例如，上述的第二逻辑值)的辨识位IB插入至位置P3。此外，当特定位 集SB的类型为″00″或″11″时，则将特定位集SB的类型转换为″01″ 或″10″。因此，于此实施例中，具有逻辑值″1″的辨识位IB会插入至第 一比特流BS1的最低有效位的右侧位置P3，因而形成具有位数为N+1的一 第二比特流BS2(亦即，具有N+1个位的一已编码数据)。

请注意，以上所述仅供说明的需要，并非用来做为本发明的限制，也就 是说，特定位集的位置、特定位集所包含的位数、辨识位于未编码数据中所 插入的位置及/或对应于特定位集的不同类型的辨识位的逻辑值，皆可视实际 上的设计需求/考虑来加以适当调整。

当将上述的本发明编码方法的实施例应用至一种不需要考虑所传输的 数据中具有同一逻辑值的连续位数的多寡的传输接口(例如，延迟锁相回路 类型(DLL-based)的传输接口)时，于图2(或图4)所示的流程图中，步 骤226或步骤228所产生的第二比特流BS2直接输出为所要的编码数据。然 而，当上述的本发明编码方法的实施例应用至一种需要考虑所传输的数据中 具有同一逻辑值的连续位数的多寡的传输接口(例如，锁相回路类型 (PLL-based)的传输接口)时，则对于图2(或图4)所示的步骤226或步 骤228中所产生的第二比特流BS2而言，可能需要基于信号质量来进行适当 调整，以便满足编码质量的要求。

请参阅图5，图5为本发明编码方法的另一实施例的流程图。在步骤510 中，将至少一辨识位插入至一第一比特流，并据以形成一第二比特流，接下 来，会在步骤520中判断该第二比特流的一信号质量。当该信号质量满足一 判断准则时，输出该第二比特流(如步骤530所示)，以及当该信号质量并 未满足该判断准则时，调整该第二比特流来产生并输出一第三比特流(如步 骤540所示)。举例来说，当信号质量达到编码质量要求时，则直接输出该 第二比特流以做为一已编码数据，然而，当信号质量未达到编码质量要求时， 则调整该第二比特流的信号质量，来产生并输出一第三比特流以做为一已编 码数据。此外，上述的判断准则包含同一逻辑值连续出现于该第二比特流的 次数不超过一预定连续次数，及/或一第一逻辑值与一第二逻辑值于该第二比 特流中的转换次数不低于一预定转换次数。举例来说(但本发明并不局限于 此)，当逻辑″0″或逻辑″1″连续出现在该第二比特流的次数超过6个位 时，则需调整该第二比特流，或者当逻辑″0″与逻辑″1″于该第二比特流 中的转换次数低于3次时，则需调整该第二比特流。此外，步骤510可利用 (但本发明并不局限于此)图1所示的步骤110及步骤120来加以实作。

在一实施例中，步骤540可包含针对该第二比特流中的多个位进行逻辑 运算，以产生该第三比特流。请参阅图6，图6为图5所示的步骤540的一 实作方式的范例流程图。在步骤652中，反转该第二比特流中的至少一第一 位以满足该判断准则；在步骤654中，检测该第二比特流中的多个位以产生 一第二检测结果；以及在步骤656中，依据该第二检测结果反转该第二比特 流中的至少一第二位以产生该第三比特流。举例来说，步骤652用以中断上 述的同一逻辑值连续出现于该第二比特流的次数超过该预定连续次数的情 形，然而，在反转该第二比特流中的至少该第一位之后，此时的该第二比特 流可能会与直接经由图5所示的步骤540所输出的第二比特流重复，因此， 步骤654及步骤656用来针对该第二比特流进行检测并反转至少该第二位， 以避免出现重复的编码数据。

请参阅图7，图7为本发明编码方法应用至锁相回路类型的传输接口的 一实施例的流程图。于此实施例中，上述的步骤654可包含针对该多个位进 行一逻辑互斥(XOR)运算来产生该第二检测结果。举例来说(但本发明并不 局限于此)，第一比特流BS1为″00000001″，其特定位集SB为最低有效 位″1″，接下来，将辨识位IB″0″插入至第一比特流BS 1的最低有效位 之后，形成第二比特流BS2″000000010″(亦即，图5所示的步骤510)。 由于第二比特流BS2″000000010″中逻辑″0″连续出现的次数超过5次 (亦即，上述的预定连续次数)，因此，第二比特流BS2的信号质量并未满 足判断准则，故需调整第二比特流BS2来产生并输出第三比特流BS3(亦即， 图5所示的步骤530及步骤540)。首先，反转第二比特流BS2中由最高有 效位算起的第4个位，此时，第二比特流BS2变成″000100010″(亦即， 图6的步骤652)，接下来，针对第二比特流BS2之中由最低有效位算起的 第2个及第3个位，进行一逻辑互斥运算来产生该第二检测结果(亦即，图 6的步骤654)。于此实施例中，当该逻辑互斥运算为1时，反转由最高有效 位算起的第3个位以及最低有效位，以及当该逻辑互斥运算为0时，反转由 最低有效位算起的第2个位，如此一来，第二比特流BS2便会由 ″000100010″转换为第三比特流BS3″001100011″(亦即，图6的步骤 656)。值得注意的是，以上述实作方式来编码时，所有满足该判断准则的多 个第二比特流的最后两个位(亦即，由最低有效位算起的前两个位)的类型， 经由编码处理之后皆为″01″或″10″，以及所有未满足该判断准则的多个 第二比特流的最后两个位，经由编码处理之后皆为″00″或″11″，因此， 后续的解码处理可借此轻易地得知待处理的一已编码数据于编码过程中是 否有经过提升信号质量的转换处理。

请注意，以上仅供说明的需要，并非用来做为本发明的限制，也就是说， 针对信号质量所执行的调整操作，并不局限于上述的方式。只要是将至少一 辨识位插入至一第一比特流以形成一第二比特流、利用判断一比特流的信号 质量来将该比特流直接输出或调整处理后再输出，及/或利用所执行的调整操 作来区分一已编码数据是否经过提升信号质量的转换处理的编码方法，皆遵 循本发明的发明精神并落入本发明的范畴。

请参阅图8A，图8A为图5所示的步骤540的另一实作方式的范例流程 图。在步骤852中，反转该第二比特流中的至少一第一位以满足该判断准则； 在步骤854中，至少检测该第二比特流的一前一比特流之中最后的至少一位， 以产生一第二检测结果；以及在步骤856中，依据该第二检测结果反转该第 二比特流中的至少一第二位以产生该第三比特流。举例来说，步骤852可用 来中断上述的同一逻辑值连续出现于该第二比特流的次数超过该预定连续 次数的情形，而步骤854及步骤856则可用来针对该第二比特流进行检测并 反转至少该第二位，以避免出现重复的编码数据。请参阅图8B，图8B为图 5所示的步骤540的又一实作方式的范例流程图。在此实施例中，上述产生 该第二检测结果的实作方式，可包含检测该前一比特流之中最后的至少一位 与该第二比特流之中一开始的多个位，来产生该第二检测结果(如步骤855 所示)。简言之，于此实施例中，考虑欲编码的比特流的前一比特流与该欲 编码的比特流相邻的位，据以进行动态编码。

请参阅图9，图9为本发明编码方法应用至锁相回路类型的传输接口的 另一实施例的流程图。于此实施例中(但本发明并不局限于此)，一第一比 特流BS1为″00000000″，其特定位集SB为由最高有效位算起的前两个位 ″00″，接下来，依据特定位集SB的类型″00″来将一辨识位IB″1″插 入至第一比特流BS1的最低有效位之后，将特定位集SB的类型″00″转换 为另一类型″01″，以形成一第二比特流BS2″010000001″(亦即，图5 所示的步骤510)。由于第二比特流BS2″010000001″中逻辑″0″连续出现 的次数超过5次(亦即，上述的预定连续次数)，因此，第二比特流BS2的 一信号质量并未满足一判断准则，故需调整第二比特流BS2来产生并输出一 第三比特流BS3(亦即，图5所示的步骤530及步骤540)。首先，反转第二 比特流BS2中由最高有效位算起的第5个位，此时，第二比特流BS2变成 ″010010001″(亦即，图8A的步骤852)，接下来，检测该前一比特流之 中最后的一个位(例如，″1″)与第二比特流BS2之中一开始的前两个位 (亦即，″01″)(亦即，图8A的步骤854)。于此实施例中，当该前一比 特流之中最后的一个位与第二比特流BS2中一开始的前两个位的类型分别 为″1″及″01″时，将第二比特流BS2中一开始的前两个位转换为″00″； 当该前一比特流之中最后的一个位与第二比特流BS2中一开始的前两个位 的类型分别为″0″及″01″时，将第二比特流BS2中一开始的前两个位转 换为″11″，以及反转第二比特流BS2中由最低有效位算起的第3个位；当 该前一比特流之中最后的一个位与第二比特流BS2中一开始的前两个位的 类型分别为″1″及″10″时，将第二比特流BS2中一开始的前两个位转换 为″00″，以及反转第二比特流BS2中由最低有效位算起的第3个位；以及 当该前一比特流之中最后的一个位与第二比特流BS2中一开始的前两个位 的类型分别为″0″及″10″时，将第二比特流BS2中一开始的前两个位转 换为″11″(亦即，图8A的步骤856)。如此一来，所产生的第三比特流BS3 为″000010001″。值得注意的是，以上述实作方式来编码时，所有满足该 判断准则的多个第二比特流的前面两个位(亦即，由最高有效位算起的前两 个位)的类型，经由编码处理之后皆为″01″或″10″，以及所有未满足该 判断准则的多个第二比特流的前面两个位，经由编码处理之后皆为″00″或 ″11″，因此，后续的解码处理可轻易借此得知待处理的一已编码数据于编 码过程中是否有经过提升信号质量的转换处理。请注意，以上仅供说明的需 要，并非用来做为本发明的限制，也就是说，针对信号质量所执行的动态调 整操作，并不局限于上述的方式。举例来说，亦可视该前一比特流的其它多 个位来调整第二比特流BS2的第1个位，以及借由其它多个位来区分所输出 的已编码数据的原始信号质量(亦即，未编码前的信号质量)。简言之，只 要是将至少一辨识位插入至一第一比特流以形成一第二比特流、利用判断一 比特流的信号质量来将该比特流直接输出或经由调整处理后再输出，依据一 比特流的前一比特流来对该比特流进行动态调整处理，及/或利用所执行的调 整操作来区分一已编码数据是否经过提升信号质量的转换处理的编码方法， 皆遵循本发明的发明精神并落入本发明的范畴。

请参阅图10，图10为本发明编码方法的另一实施例的广义流程图。在 步骤1010中，将至少一辨识位插入至一第一比特流，并据以形成一第二比 特流。在步骤1020中，检查该第二比特流欲传输的传输接口类型，若是不 需要考虑所传输的数据中具有同一逻辑值的连续位数的多寡的传输接口(例 如，延迟锁相回路类型的传输接口)，则执行步骤1030；反之，则执行步骤 1040。在步骤1030中，输出该第二比特流。在步骤1040中，判断该第二比 特流的信号质量，若该信号质量良好，执行步骤1050；反之，则执行步骤 1060。在步骤1050中，输出该第二比特流。在步骤1060中，调整该第二比 特流来产生并输出一第三比特流。简言之，本发明编码方法可实作出双模式 (dual mode)的编码方式，也就是说，本发明所提出的编码方法可视不同的 数据传输接口来动态切换。此外，步骤1010可利用(但本发明并不局限于 此)图1所示的步骤110及步骤120来加以实作出，以及步骤1040、1050 及1060可利用(但本发明并不局限于此)图5所示的步骤520、530及540 来加以实作出。值得注意的是，在一设计变化中，在执行步骤1010之后， 亦可先判断信号质量(步骤1040)，再判断数据传输接口的类型(步骤1020) 而据以执行相对应的处理。在另一设计变化中，使用者可依数据传输接口的 类型而事先手动切换数据传输的编码模式，因此，步骤1020便可省略。

请参阅图11A，图11A为本发明编码装置的一实施例的功能方块图。编 码装置1100包含(但并不局限于)一检测单元1110以及一处理单元1120。 检测单元1110用以检测一第一比特流BS 1以取得一第一检测结果DR1。处 理单元1120耦接于检测单元1110，用以依据第一检测结果DR1来将一辨识 位IB插入至第一比特流BS 1，并据以形成一第二比特流BS2，其中第一比 特流BS1的位数与第二比特流BS2的位数相差1。在一设计变化中，检测单 元1110另用以检测第一比特流BS 1的最低有效位以取得第一检测结果DR1， 以及处理单元1120另用以依据第一检测结果DR1来将一辨识位IB插入至第 一比特流BS 1的最低有效位之后，并据以形成第二比特流BS2。在另一设计 变化中，检测单元1110另用以检测第一比特流BS1的最高有效位以取得第 一检测结果DR1，以及处理单元1120另用以依据第一检测结果DR1来将一 辨识位IB插入至第一比特流BS1的最高有效位之前，并据以形成第二比特 流BS2。由于本领域普通技术人员经由阅读图1至图4的相关说明，应可轻 易地了解编码装置1100的相关运作，故进一步的说明在此便不再赘述。

请参阅图11B，图11B为本发明编码装置的另一实施例的功能方块图。 编码装置1101包含(但并不局限于)一第一处理单元1111以及一第二处理 单元1121。第一处理单元1111用以将至少一辨识位IB插入至一第一比特流 BS1，并据以形成一第二比特流BS2。第二处理单元1121耦接于第一处理单 元1111，用以判断第二比特流BS2的一信号质量，其中当该信号质量满足一 判断准则时，输出第二比特流BS2，以及当该信号质量并未满足该判断准则 时，调整第二比特流BS2来产生并输出一第三比特流BS3。由于本领域普通 技术人员经由阅读图5至图9的相关说明，应可轻易地了解编码装置1200 的相关运作，故进一步的说明在此便不再赘述。

请参阅图11C，图11C为本发明编码装置的又一实施例的功能方块图。 编码装置1102包含(但并不局限于)一第一处理单元1112、一切换单元1122 及一第二处理单元1132。第一处理单元1112用以将至少一辨识位IB插入至 一第一比特流BS1，并据以形成一第二比特流BS2。切换单元1122耦接于 第一处理单元1111，用以检查第二比特流BS2所欲传输的传输接口类型，若 所传输的传输接口类型不需要考虑所传输的数据中具有同一逻辑值的连续 位数的多寡(例如，延迟锁相回路类型的传输接口)，则直接输出第二比特 流BS2；反之，将第二比特流BS2传送至第二处理单元1132以供信号质量 的判断。第二处理单元1121耦接于切换单元1122，用以判断第二比特流BS2 的一信号质量，其中当该信号质量满足一判断准则时，输出第二比特流BS2， 以及当该信号质量并未满足该判断准则时，调整第二比特流BS2来产生并输 出一第三比特流BS3。

请注意，由图10所述的说明可知，在使用者事先手动切换数据传输的 编码模式的情形下，切换单元1122可被省略。此外，切换单元1122亦可合 并/整合至第二处理单元1132，因此，第二处理单元1132为根据不同传输接 口类型而执行不同编码模式的一共享电路，故而减少编码装置的电路尺寸， 并且实现具有至少双模式(例如，针对延迟锁相回路类型以及锁相回路类型 的数据传输接口)的编码装置。值得注意的是，编码装置1100、1101以及 1102利用仅将一个位插入至一未编码数据来执行编码操作，因此，所牺牲的 频宽会比传统的编码装置减少许多，尤其是当操作频率比较高的时候，所减 少的能量损耗会更加显著。

请参阅图12，图12为本发明解码方法的一实施例的广义流程图。在步 骤1210中，首先会检测一第一比特流(例如，一已编码数据)中的一特定 位集以产生一第一检测结果，其中该特定位集包含有至少一位，接着，在步 骤1220中，依据该第一检测结果来将该第一比特流转换为一第二比特流， 其中该第一比特流的位数与该第二比特流的位数相差1。于一实施例中，当 该特定位集为一辨识位时，步骤1220可包含直接输出该第一比特流中除了 该辨识位之外的所有剩余位，来做为该第二比特流。举例来说，当一第一比 特流BS1(例如，一已编码数据)接收自一种不需要考虑所传输的数据中具 有同一逻辑值的连续位数的多寡的传输接口(例如，延迟锁相回路类型的传 输接口)时，其中第一比特流BS1具有位类型″001000101″以及其特定位 集SB为最低有效位″1″(亦为一辨识位IB)，一接收端会依据针对第一比 特流BS1所进行的检测结果DR来执行解码，也就是说，该接收端会直接输 出第一比特流BS1中除了辨识位IB之外的所有剩余位″00100010″，来做 为第二比特流BS2。

如上所述，当一未编码数据传送至一种需要考虑所传输的数据中具有同 一逻辑值的连续位数的多寡的传输接口(例如，锁相回路类型的传输接口) 时，由于该未编码数据可能有经过提升信号质量的调整处理，因此，在将接 收自一种需要考虑所传输的数据中具有同一逻辑值的连续位数的多寡的传 输接口(例如，锁相回路类型的传输接口)的一已编码数据加以解码时，可 能会需要针对提升信号质量的调整处理来做判断及转换。请参阅图13，图 13为本发明解码方法的一实施例的流程图，其中图13所示的流程基于图12 所示的流程。在图13中，图12所示的步骤1220可包含：当该第一检测结 果显示该特定位集所包含的多个位具有一第一编码类型时，输出该第一比特 流中除了一辨识位之外的所有剩余位，来做为该第二比特流(亦即，步骤1322 及1324)；以及当该第一检测结果显示该特定位集所包含的该多个位具有不 同于该第一编码类型的一第二编码类型时，将该第一比特流转换为一第三比 特流，并输出该第三比特流中除了一辨识位之外的所有剩余位，来做为该第 二比特流(亦即，步骤1322及1326)。

在一实施例中，步骤1326可包含依据一转换运算来转换该第一比特流 以产生多个转换结果，以及依据一判断准则来选取该多个转换结果的其中之 一，来做为该第三比特流。上述的判断准则可包含同一逻辑值连续出现的次 数最多，及/或一第一逻辑值与一第二逻辑值的转换次数最少。请参阅图14， 图14为图13所示的步骤1326的一实作方式的范例流程图。在步骤1426中， 依据一转换运算来转换该第一比特流以产生多个转换结果，其中该多个转换 结果包含一第一转换结果以及一第二转换结果，以及在步骤1427中，依据 一判断准则来选取该多个转换结果的其中之一，来做为该第三比特流。步骤 1426可包含步骤1428以及步骤1429，在步骤1428中，反转该第一比特流 中包含一特定位的一第一位集，以产生该第一转换结果，其中该特定位为具 有同一逻辑值的连续多个位的其中之一。在步骤1429中，反转该第一比特 流中包含该特定位的一第二位集，以产生该第二转换结果。步骤1428以及 步骤1429皆是用以还原该第一比特流于编码过程中曾经反转的至少一位。

由上述所揭示的多个实施例可知，在将一未编码数据加以编码时，当该 未编码数据的信号质量不佳时，需反转至少一位来改善同一逻辑值连续出现 于该未编码数据的次数过多的情形，以及会再执行一次反转以避免多个已编 码数据中有重复的情形发生；再者，由上述所揭示的多个实施例可知，可利 用执行提升信号质量的转换处理来区别该多个已编码数据的原始信号质量 (亦即，编码之前的信号质量)，因此，于此实施例中，需反转在编码过程 中可能会反转的位(包含该特定位)，以便正确地得到具有较差信号质量的 该未编码数据。值得注意的是，由于解码方法会根据编码方法而做调整，因 此，以上所述仅供说明的需要，并非用来做为本发明的限制。举例来说，所 产生的多个转换结果并不局限于两个。

请连同图7来参阅图15，其中图15为本发明解码方法应用至锁相回路 类型的传输接口的一实施例的流程图，以及图15所示的解码流程对应于图7 所示的编码流程。于此实施例中(但本发明并不局限于此)，第一比特流BS1 为″001100011″(亦即，图7所示的已完成编码的比特流)，其特定位集SB 为由最低有效位算起的前两个位″11″。由图7相关的说明可知，如果特定 位集SB的编码类型为″01″或″10″，则第一比特流BS 1的原始数据(亦 即，未编码之前的比特流)具有良好的信号质量；反之，如果特定位集SB 的编码类型为″00″或″11″，则第一比特流BS1的原始数据的信号质量较 差。因此，需依据一转换运算来转换第一比特流BS1以还原第一比特流BS1 在编码之前的多种可能类型(亦即，产生多个转换结果)，再选择信号质量 较差的一比特流来做为一第三比特流BS3。由于图7所示的编码流程运用逻 辑互斥运算，因此，首先将第一比特流BS1″001100011″转换为一第一转 换结果″000000010″(亦即，反转由最高有效位算起的第4个与第3个位， 以及最低有效位)，接下来，将第一比特流BS1″001100011″转换为一第二 转换结果″001000001″(亦即，反转由最高有效位算起的第4个，以及由 最低有效位算起的第2个位)。由于该第一转换结果″000000010″中，同一 逻辑值连续出现的次数最多，因此，选取该第一转换结果来做为第三比特流 BS3。接下来，输出第三比特流BS3中除了一辨识位(亦即，最低有效位″0″) 之外的所有剩余位，来做为一第二比特流BS2(亦即，图13所示的步骤1326)， 换言之，所得到的未编码数据为″00000001″。

请参阅图16，图16为本发明解码方法的一实施例的流程图，其中图16 所示的步骤基于图12所示的流程。在图16中，图12所示的步骤1220可包 含：当该第一检测结果显示该特定位集所包含的多个位具有一第一编码类型 时，检测该第一比特流的一辨识位以产生一第二检测结果，以及依据该第二 检测结果来将该第一比特流转换为该第二比特流(如步骤1621、1622及1623 所示)；以及当该第一检测结果显示该特定位集所包含的该多个位具有不同 于该第一编码类型的一第二编码类型时，将该第一比特流转换为一第三比特 流，并依据该第三比特流来产生该第二比特流(如步骤1621、1624及1625 所示)。在一实施例中，步骤1624可包含依据一转换运算来转换该第一比特 流以产生多个转换结果，以及依据一判断准则来选取该多个转换结果的其中 之一，来做为该第三比特流。上述的判断准则可包含同一逻辑值连续出现的 次数最多，及/或一第一逻辑值与一第二逻辑值的转换次数最少。

此外，步骤1625可包含依据该第一比特流的一辨识位，来将该第三比 特流中的对应于该特定位集的一位集转换为该第二编码类型，并输出该第三 比特流中除了一辨识位之外的所有剩余位来作为该第二比特流。在一设计变 化中，步骤1625可包含依据该第一比特流的一辨识位，直接输出该第三比 特流中除了一辨识位之外的所有剩余位，来做为该第二比特流。另外，由于 步骤1623为依据检测该第一比特流的一辨识位所得的第二检测结果，来将 该第一比特流转换为该第二比特流，因此，于另一设计变化中，步骤1625 可运用步骤1623及步骤1624来加以实作。

请参阅图17，图17为图16所示的步骤1624及步骤1625的一实作方式 的范例流程图。在步骤1724中，依据一转换运算来转换该第一比特流以产 生多个转换结果，其中该多个转换结果包含一第一转换结果以及一第二转换 结果，以及在步骤1725中，依据一判断准则来选取该多个转换结果的其中 之一，来做为该第三比特流。步骤1724可包含步骤1726以及步骤1727，在 步骤1726中，反转该第一比特流中包含一特定位的一第一位集，以产生该 第一转换结果，其中该特定位为具有同一逻辑值的连续多个位的其中之一。 在步骤1727中，反转该第一比特流中包含该特定位的一第二位集，以产生 该第二转换结果。步骤1726以及步骤1727皆是用以还原该第一比特流于编 码过程中曾经反转的至少一位。此外，在步骤1723中，检测该第一比特流 的一辨识位，以产生一第二检测结果。接着，依据该第二检测结果，来将该 第三比特流中的对应于该特定位集的一位集转换为该第二编码类型，并输出 该第三比特流中除了一辨识位之外的所有剩余位来作为该第二比特流(如步 骤1724及1728所示)。在另一实施例中，依据该第二检测结果，直接输出 该第三比特流中除了一辨识位之外的所有剩余位，来做为该第二比特流(如 步骤1724及1729所示)。

请连同图9来参阅图18，其中图18为本发明解码方法应用至锁相回路 类型的传输接口的另一实施例的流程图，以及图18所示的解码流程对应于 图9所示的编码流程。于此实施例中(但本发明并不局限于此)，一第一比 特流BS1为″000010001″(亦即，图9所示的已完成编码的比特流)，其特 定位集SB为由最高有效位算起的前两个位，且具有一编码类型″00″。由 图9相关的说明可知，如果特定位集SB的编码类型为″01″或″10″，则 第一比特流BS1的原始数据(亦即，未编码之前的比特流)具有良好的信号 质量；反之，如果特定位集SB的编码类型为″00″或″11″，第一比特流 BS 1的原始数据的信号质量较差。因此，需依据一转换运算来转换第一比特 流BS1以还原第一比特流BS1在编码之前的多种可能类型(亦即，产生多 个转换结果)，再选择信号质量较差的一比特流来转换为一第三比特流BS3。 依据图9所示的编码流程，首先将第一比特流BS 1″000010001″转换为一 第一转换结果″010000001″(亦即，反转由最高有效位算起的第5个位， 以及将前两个位由″00″转换为″01″)，另外，再将第一比特流BS 1 ″000010001″转换为一第二转换结果″100000101″(亦即，反转由最高有 效位算起的第5个位、将前两个位由″00″转换为″10″，以及反转由最低 有效位算起的第3个位)。由于第一转换结果″010000001″中，同一逻辑值 连续出现的次数最多，因此，选取该第一转换结果来做为第三比特流BS3。

由于第三比特流BS3的类型为″010000001″，而第一比特流BS 1的一 辨识位为″1″，因此，将第三比特流BS3的前面两个位转换为″00″，并 且输出除了第三比特流BS3的一辨识位″1″的所有剩余位来做为一第二比 特流BS2，换言的，所输出的已解码数据为″00000000″。

请参阅图19，图19为本发明编码方法的另一实施例的广义流程图。在 步骤1910中，检测一第一比特流中的一特定位集以产生一第一检测结果， 其中该特定位集为一辨识位。在步骤1920中，检查该第一比特流欲传输的 传数接口类型，若是不需要考虑所传输的数据中具有同一逻辑值的连续位数 的多寡的传输接口(例如，延迟锁相回路类型的传输接口)，或是虽然需要 考虑所传输的数据中具有同一逻辑值的连续位数的多寡的传输接口(例如， 锁相回路类型的传输接口)，但该第一检测结果指示出该第一比特流的辨识 位具有一第一编码类型(例如，代表信号质量良好的编码类型)，则执行步 骤1930；反之，执行步骤1940。在步骤2030中，直接输出该第一比特流中 除了该辨识位之外的所有剩余位，来做为该第二比特流。在步骤1940中， 依据一转换运算来转换该第一比特流以产生多个转换结果。在步骤1950中， 依据一判断准则来选取该多个转换结果的其中之一，来做为该第三比特流。 在步骤1960中，直接输出该第三比特流中除了一辨识位之外的所有剩余位， 来做为该第二比特流。简言之，本发明解码方法可实作出双模式(dual mode) 的编码方式，也就是说，本发明所提出的解码方法可视不同的数据传输接口 来动态切换。在一设计变化中，使用者可依数据传输接口的类型而事先手动 切换数据传输的解码模式，因此，步骤1920便可省略。

请参阅图20，图20为本发明解码装置的一实施例的功能方块图。编码 装置2000包含(但并不局限于)一检测单元2010以及一处理单元2020。检 测单元2010用以检测一第一比特流BS1中的一特定位集SB以产生一第一 检测结果DR，其中特定位集SB包含有至少一位。处理单元2020耦接于检 测单元2010，用以依据第一检测结果DR来将第一比特流BS1转换为一第二 比特流BS2，其中第一比特流BS1的位数与第二比特流BS2的位数相差1。 在一实施例中，当第一检测结果DR1显示特定位集SB所包含的多个位具有 一第一编码类型时，处理单元2020输出第一比特流BS1中除了一辨识位IB1 之外的所有剩余位，来做为第二比特流BS2，以及当第一检测结果DR1显示 特定位集SB所包含的该多个位具有不同于该第一编码类型的一第二编码类 型时，处理单元2020将第一比特流BS1转换为一第三比特流BS3，并输出 第三比特流BS3中除了一辨识位IB3之外的所有剩余位，来做为第二比特流 BS2。在另一实施例中，当第一检测结果DR1显示特定位集SB所包含的多 个位具有一第一编码类型时，2020处理单元检测第一比特流BS1的一辨识 位IB1以产生一第二检测结果DR2，并依据第二检测结果DR2来将第一比 特流BS1转换为第二比特流BS2，以及当第一检测结果DR1显示特定位集 SB所包含的该多个位具有不同于该第一编码类型的一第二编码类型时，处 理单元2020将第一比特流BS1转换为一第三比特流BS3，并依据BS3第三 比特流来产生第二比特流BS2。由于本领域普通技术人员经由阅读图12至 图19的相关说明，应可轻易地了解编码装置2000的相关运作，故进一步的 说明在此便不再赘述。

请参阅图21，图21为依据本发明编码装置来加以实作出的一数据传送 装置2100的一实施例的功能方块图，其中数据传送装置2100包含(但本发 明并不局限于此)一锁相回路单元2110、一并行至串行(parallel-to-serial)转 换单元2120、一编码单元2130以及一驱动单元2140。锁相回路单元2110 用以依据一时脉信号CS以产生一第一控制信号C1以及一第二控制信号C2。 并行至串行转换单元2120用以依据第一控制信号C1来将一并行数据PD转 换为一串行数据SD。编码单元2130用以依据第二控制信号C2来将一位插 入至串行数据SD，并据以形成一已编码数据CD，其中串行数据SD的位数 与已编码数据CD的位数相差1。驱动单元2140将已编码数据CD输出为一 已编码信号ECS。于此实施例中，编码单元2130可以由图11C所示的编码 装置1102来加以实作出，因此，编码单元2130具有低能量损耗、电路尺寸 小、编码质量好、至少双编码模式切换以及所牺牲频宽的较少等优点，所以 数据传送装置2100便可应用于高速及高数据量传输装置(例如，高分辨率 的显示器)的传输接口。此外，在实际应用上，编码单元2130可选择性地 以一延迟锁相回路编码模式或一锁相回路编码模式来将串行数据PD加以编 码。于另一实施例中，编码单元2130亦可以由图11A所示的编码装置1100 或图11B所示的编码装置1102来加以实作出。由于本领域普通技术人员应 可轻易地了解传统数据传送装置(例如，未包含编码单元2130的其它电路 组件)以及本发明所揭示的编码单元2130的相关运作，故进一步的说明在 此便不再赘述。

请参阅图22，图22为依据本发明编码装置来加以实作出的一数据接收 装置2200的一实施例的功能方块图，其中数据接收装置2200包含(但本发 明并不局限于此)一比较单元2210、一时脉回复单元2220、一解码单元2230 以及一串行至并行(serial-to-parallel)转换单元2240。比较单元2210用以依据 一已编码信号ECS来产生一输入数据ID。时脉回复单元2220用以依据输入 数据ID来产生一第一控制信号C1、一第二控制信号C2以及一时脉信号CS。 解码单元2230用以依据第一控制信号C1来将输入数据ID转换为一已解码 数据CD，其中输入数据ID的位数与已解码数据CD的位数相差1。串行至 并行转换单元2240用以依据第一控制信号C1来将已解码数据CD转换为一 并行数据PD。此外，于此实施例中，解码单元2230可以由图20所示的解 码装置2000来加以实作出，因此，编码单元2230具有低能量损耗、电路尺 寸小、解码质量好、至少双解码模式切换以及所牺牲频宽的较少等优点，所 以数据接收装置2200便可应用于高速及高数据量传输装置(例如，高分辨 率的显示器)的传输接口。此外，在实际应用上，解码单元2230可选择性 地以一延迟锁相回路解码模式或一锁相回路解码模式来将并行数据SD加以 解码。由于本领域普通技术人员应可轻易地了解传统数据接收装置(例如， 未包含解码单元2230的其它电路组件)以及本发明所揭示的编码单元2230 的相关运作，故进一步的说明在此便不再赘述。

简言之，本发明提出一种创新的编码方法，利用只插入一辨识位的方式 来将数据加以编码，以降低于数据传输时所牺牲的频宽及能量损耗、并利用 简易的逻辑电路来使不同编码模式得以共享电路，进而减少收发端电路的尺 寸及增加编码弹性。此外，基于此一创新的编码方法，本发明亦提供相对应 的解码方法以及相关的编码/解码装置、数据传送装置与数据接收装置，以应 用于现今高速与大量数据传送及接收。

以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均 等变化与修饰，皆应属本发明的涵盖范围。