用于串联连接的LED的基板中的齐纳二极管保护网络

摘要

公开了用于串联连接的多（N）个LED的瞬态电压抑制器电路。仅仅产生一个齐纳二极管以用于到LED之间的每个节点的连接，并且将一对齐纳二极管（“末端”齐纳二极管）连接到串联串的两个引脚（阳极和阴极焊盘）。因此，仅仅使用N+1个齐纳二极管。末端齐纳二极管（Q1和Qn+1）有效地跨两个引脚产生背靠背齐纳二极管，因为齐纳二极管共享公共p+衬底。末端齐纳二极管Q1和Qn+1的n+区域具有最高击穿电压要求并且必须被相对较远地分开放置。中间齐纳二极管的相邻n+区域具有低得多的击穿电压要求，因此可以被紧密地放置在一起。由于存在较少的齐纳二极管并且其间距可以是小的，所以可以将齐纳二极管放置在非常小的覆盖区内，或者其可以更大以获得更好的抑制器性能。

说明书

技术领域

本发明涉及发光二极管（LED），并且特别地涉及提供用于保护串联连接的LED免受瞬态高压的齐纳二极管网络。

背景技术

通过将背靠背齐纳二极管与LED并联地连接来保护LED免受静电放电（ESD）或其它高压瞬态信号是常见的。如果LED两端的反向电压高于齐纳击穿电压，则电流通过齐纳二极管旁路至电源并且LED受到保护。这样的保护电路称为瞬态电压抑制器（TVS）。

将LED管芯串联地互连，使得每个LED下降正向电压并且LED在相同的电流下工作是常见的。产生高电压和低电流比高电流和低电压更加高效。这样的串联连接在诸如照明和背光的高亮度应用中是常见的。可以将许多LED管芯串联连接，以便将其直接连接到120v AC市电电压。

现有技术图1举例说明了处于串联连接中的每个LED管芯被相同的一组背靠背齐纳二极管保护。在图1中，用二极管D1～Dn来表示LED管芯，并用Q1～Q2n来表示齐纳二极管。通过跨引脚1和2施加比LED的正向电压降的和更大的电压来接通该串LED。用于接通InGaN LED的最大正向电压降为约4～5伏。由于每组齐纳二极管是相同的，所以每个齐纳二极管必须具有高于所有LED的最大组合正向电压的击穿电压，以便不在正常工作条件下击穿。

在硅衬底12（也称为基板）中形成齐纳二极管是已知的，串联连接的多个LED管芯安装在所述衬底上。衬底12具有在其顶面之上的电介质层（例如氧化物）和在电介质层之上的顶部金属图案，其将LED电极互连以形成串联互连。金属图案还将齐纳二极管连接到LED电极。金属图案在硅衬底上提供引线或焊盘以用于连接到电源或用于连接到具有附加串联连接的LED的另一衬底。

图2举例说明了与LED（例如D1）并联的背靠背齐纳二极管（例如图1中的Q1和Q2）的形成。典型地，通过p+硅衬底12中的离子注入n+区域16和18来形成齐纳二极管Q1和Q2。离子注入掺杂水平对于图1中的所有齐纳二极管而言是相同的，并且这些齐纳二极管具有相同的击穿电压。区域16和18之间的距离d（d对于所有齐纳二极管对而言是相同的）必须足够大，使得在齐纳二极管击穿之前不发生骤回（snapback）现象。骤回现象是区域16和18之间的一种击穿形式。在骤回中，由n+区域16、p+衬底12和n+区域18形成的寄生NPN晶体管在足够的载流子由于ESD事件或过电压而被注入到p+衬底基极中时导通。当NPN晶体管导通时，电流在区域16和18之间流动，导致更多的载流子被注入到基极中。这产生正反馈，并且NPN晶体管锁定，促使甚至更多的载流子流动。这形成与LED并联的旁路路径，其浪费功率并且影响总体LED性能。通过增加n+区域之间的距离，NPN晶体管的增益由于有限的载流子寿命而被大大地减小，这防止了正反馈的发生，因此防止了骤回。

区域16和18的宽度W直接影响通过齐纳二极管对的串联电阻。期望的是电阻是低的，使得电压一超过击穿电压，齐纳二极管就快速地传导高电流。高值串联电阻（W是小的）限制通过齐纳二极管的电流，因此，LED管芯具有针对高压瞬态信号的较少保护。

用于每个LED管芯形成两个齐纳二极管的可用硅衬底面积是有限的，对于具有小覆盖区（footprint）（例如1mm²）的多结LED管芯而言，尤其如此。典型地，在齐纳二极管所保护的LED管芯下面或紧挨着形成每组齐纳二极管。当越来越多的LED结被串联地连接时，电源电压必须增加。随着工作电压增加，衬底p掺杂必须减小以实现要求的齐纳击穿电压的增加。这要求齐纳二极管之间的较大的最小间距d以避免在齐纳二极管对击穿之前发生骤回，因为需要用较少的电荷来形成通过齐纳二极管区域之间的衬底的电流路径。因此，当LED管芯在小覆盖区（例如1mm²）内的硅衬底上被串联连接时，根据原则上用于LED的良好瞬态电压保护的设计规则，管芯下面的用于形成齐纳二极管的硅表面面积可能是不足的。

在处理硅衬底（晶片）以产生齐纳二极管和金属化图案之后，例如通过使用超声波结合将LED电极结合到衬底焊盘而将LED管芯安装到衬底上。典型地，LED是倒装芯片，两个电极在底部上形成，并且光从顶面发射。然后，例如通过激光剥离或其它众所周知的技术从LED的顶面去除生长衬底（例如蓝宝石）。这使LED的顶部n层暴露。

已知的是对暴露的n层进行精确的粗糙化以增加光提取（减少内反射）。蚀刻LED表面以使其粗糙化的一种方式是执行光电化学蚀刻（PEC蚀刻）。PEC蚀刻对于GaN LED而言是众所周知的。在一种类型的PEC蚀刻工艺中，LED的顶面被电偏置，并且LED被放置在包含偏置电极的电解质溶液（例如KOH）中。然后，使LED暴露于紫外光。UV光在GaN中产生电子-空穴对，并且空穴通过扩散且在电场的影响下迁移到表面。空穴与表面处的GaN和电解质反应而破坏GaN的键，导致受控的表面粗糙化。蚀刻还去除在生长衬底/n层界面附近产生的损坏的GaN。

由于当连接到n电极的齐纳二极管（例如图1中的Q2）被正向偏置时p+硅衬底电连接到LED（例如图1中的D1）的暴露n层，所以在PEC蚀刻期间可以通过经由底部金属电极将正电压连接到p+衬底来使n层偏置。小电流然后从衬底流过齐纳二极管、流过n层、流过电解质且流过电解质电极以执行PEC蚀刻。

在PEC蚀刻之后，可以在晶片级在LED之上形成透镜、磷光体或其它光学元件。然后，将硅晶片分割以分离出单独的衬底，每个衬底包含串联连接的多个LED结并且每个LED结受到一组齐纳二极管的保护。

所需要的是一种在硅衬底中形成更稳健的齐纳二极管以获得改善的瞬态电压抑制、但仍允许通过PEC蚀刻来蚀刻LED的顶部半导体层的技术。

发明内容

作为针对串联地连接的每个LED在硅衬底中产生相同的高电压背靠背齐纳二极管的替代，仅产生一个齐纳二极管以用于到LED之间的每个节点的连接，加上将齐纳二极管（“末端”齐纳二极管）连接到衬底的两个引脚（阳极和阴极焊盘）。因此，作为2n个齐纳二极管的替代，其中n等于LED的数目，仅使用n+1个齐纳二极管。齐纳二极管被表示为Q1至Qn+1，其中Q1和Qn+1是连接到引脚的末端齐纳二极管。因此，末端齐纳二极管Q1和Qn+1有效地跨两个引脚产生背靠背齐纳二极管，因为这些齐纳二极管共享公共p+衬底。

齐纳二极管对不一定具有相同的击穿电压。末端齐纳二极管Q1和Qn+1的n+区具有最高击穿电压要求，因为将跨这两个n+区域施加满电源电压（大于串联LED的组合正向电压）。齐纳二极管Q1或Qn+1的任何击穿将使电流在两个引脚之间旁路。因此，用于末端齐纳二极管Q1和Qn+1的n+区域必须具有足够的间距d以耐受满电源电压并且防止发生骤回。然而，用于齐纳二极管Q1和Qn+1的n+区域无论如何将正常地具有宽间隔，因为它们连接到不同的电源引脚。中间相邻齐纳二极管区域（即Q2～Qn之中的齐纳二极管对）之间的间距只需耐受串中的任何LED两端的约5伏以上的电压，因为相邻中间齐纳二极管之间的电压差仅仅是单个LED的正向电压（例如小于5伏）。骤回不是这样的低电压的问题。因此，相邻齐纳二极管之间的间距可以比用于高击穿电压齐纳二极管的设计规则所要求的间距紧密得多。

由于使用较少的齐纳二极管，所以与图1和图2的现有技术齐纳二极管相比，每个齐纳二极管能够使用更多的硅面积。可以使得齐纳二极管更宽以减小传导ESD电流时的串联电阻，尤其是用于串中的末端LED的n+区域（在图4中示出并且在稍后讨论）。此外，可以减小齐纳二极管之间的间距，因为不需要使相邻的齐纳二极管分离一定距离以容忍满电源电压。这允许将约1mm²的阵列中的许多LED连接到下面的离子注入齐纳二极管区域。对于沿着阵列周界的齐纳二极管而言，更多的硅面积是可用的，因此设计者在那些区域的定位和尺寸确定方面具有更多的灵活性。

典型地，用于每个齐纳二极管区域的n+掺杂剂浓度是相同的以便易于制造，即使区域的形状和区域之间的距离可能根据齐纳二极管的电压要求跨衬底而改变。

在一个实施例中，通过经由LED半导体层蚀刻沟槽而将单个1mm²芯片中的结隔离并且将用于每个结的LED电极串联地连接来产生串联的12～20个LED。不同的结将形成阵列，诸如3×4、4×4、3×6、4×5等。然后，将芯片安装在包含齐纳二极管的硅衬底上以便保护每个LED结并且同时提供用于PEC蚀刻的电路径。由于芯片的小尺寸（例如1mm²）和结的数目，齐纳二极管必须是非常小的。然后，可以根据串长度和每个LED的工作电压直接从市电电压（例如120～220v AC）对串联LED供电。可以将每个包含许多串联连接的LED结的多个LED管芯串联地连接。

可以在硅衬底中在关联LED下面以及沿着LED侧面形成齐纳二极管离子注入区域，并且这些离子注入区域可以具有一定长度的多个LED。可以将中间齐纳二极管密集地放置在一起，因为它们之间的硅只需耐受略高于5伏。因此，可以使用非常小的面积针对所有LED结产生瞬态电压抑制。

由于存在连接到LED的n层中的每一个的齐纳二极管，所以仍能够通过用于PEC蚀刻的p+硅衬底来对n层进行偏置。

附图说明

图1是单个硅衬底上的串联地连接的n个相同LED管芯的示意图，其中每个LED管芯与用于保护的相同的一组齐纳二极管（总共2n个）关联。

图2举例说明了形成背靠背齐纳二极管的阴极的离子注入区域，p+硅衬底作为公共阳极将齐纳二极管分离。

图3是本发明的一个实施例的示意图，其中跨LED连接的中间齐纳二极管对具有比连接到衬底引脚的齐纳二极管对Q1、Qn+1低得多的击穿电压。该结构允许实现LED顶部半导体层的PEC蚀刻。

图4是具有十二个隔离LED结的单个芯片的简化透明的自上而下的视图，其中芯片被安装在包含十三个齐纳二极管的硅衬底上。在实线轮廓内示出了每个LED的p和n电极，并且在虚线轮廓中示出了n+齐纳区域。

图5是沿着图4中的线5-5截取的硅衬底和芯片的截面图。

用相同的数字来标记相同或类似的元件。

具体实施方式

作为初步事项，在生长衬底上形成LED。在所使用的示例中，LED是基于GaN的LED，例如AlInGaN或InGaN LED，其用于通过绿光来产生UV。典型地，使用常规技术在蓝宝石生长衬底上生长相对较厚的n型GaN层。相对较厚的GaN层典型地包括低温成核层和一个或多个附加层，以便提供用于n型包覆层和有源层的低缺陷晶格结构。然后，在厚的n型层之上形成一个或多个n型包覆层，接着是有源层、一个或多个p型包覆层以及p型接触层（用于金属化）。

对于倒装芯片而言，蚀刻掉p层和有源层的部分以使n层暴露以进行金属化。这样，p接触和n接触在芯片的同一侧并且能够直接地电附接到基板接触焊盘。来自n金属接触的电流最初横向地流过n层。

可以在本发明中使用的其它类型的LED包括AlInGaP LED，其可以产生在红色至黄色范围内的光。

在一个实施例中，例如通过掩蔽和干法蚀刻以去除区域之间的GaN来进一步处理晶片中的每个LED区块（area）以将LED划分成单独的pn结阵列。可替换地，可以通过LED部位之间的离子注入来完成隔离以使得GaN的离子注入区块是半绝缘的。

对金属化层进行图案化，使得每个结具有一组电极。这有效地在单个芯片（例如1mm²芯片）上产生单独LED的阵列（例如3×4阵列）。当使用硅衬底或管芯本身上的金属图案串联地连接LED结时，芯片将下降相对较大的电压（例如3至5伏乘LED的数目）。这在打算由市电电压来驱动芯片或由某个其它高压电源来驱动芯片时可能是有用的。

在将LED从晶片分割（作为单LED管芯或具有LED结阵列的管芯）之后，然后将LED安装在硅衬底晶片上。硅衬底晶片具有特定的p+掺杂，并且通过掩蔽和离子注入步骤在其中形成齐纳二极管n+区域。掩蔽衬底并且注入n型掺杂剂以形成任何尺寸和深度的n+区域是众所周知的。衬底的掺杂水平主要确定齐纳二极管结击穿电压。稍后参考图4和图5来讨论在衬底中形成齐纳二极管。

然后，对硅衬底表面上的图案化电介质（氧化物）表面进行金属化以形成用于LED电极的互连图案以将LED串联地连接。金属图案还将齐纳二极管n+区域连接到其关联LED电极。

图3是LED D1～Dn和齐纳二极管Q1～Qn+1的串联连接的示意性表示。代替像在现有技术图1中那样的2n个相同齐纳二极管的是，在图3中仅需要形成n+1个齐纳二极管。只有一个齐纳二极管（Q2～Qn）连接到LED D1～Dn之间的每个节点。可以将这些中间齐纳二极管n+区域形成为彼此非常接近（图2中的小d），因为它们之间的电压受到单个LED的正向电压（例如约5v）的限制。骤回不是这样的低电压的问题。

如果存在沿正向方向的ESD冲击（strike），则正向偏置的LED在没有损害的情况下简单地传导电流。如果在引脚1和2之间存在沿相反方向的ESD冲击，则LED将阻止电流，直至反向电压击穿背靠背齐纳二极管对Q1和Qn+1。齐纳二极管Q1和Qn+1的作用是不同的。当齐纳二极管Qn+1击穿时（下降大部分电压）时，齐纳二极管Q1简单地沿着其正向偏置方向导通。齐纳二极管对Q1和Qn+1然后使引脚之间的电流旁路至电源。

引脚1和2可以是硅衬底22（或基板）上的大金属焊盘，其在分割硅衬底晶片并且将LED模块安装在印刷电路板上之后连接到电源。

需要使“末端”齐纳二极管Q1和Qn+1相互分离一定距离以耐受至少与在击穿之前以及甚至在发生任何显著漏电流（在微安水平）之前的预期的模块峰值工作电压相等的电压，因为齐纳二极管对Q1和Qn+1提供引脚1和2之间的旁路。在一个实施例中，存在12～20个串联连接的LED被安装在同一硅衬底上（在衬底晶片被分割之后）以用于到市电电压的直接耦合。齐纳二极管对Q1和Qn+1的击穿电压应大于跨引脚1和2的峰值市电电压，以便在正常工作期间不击穿或泄漏。

在LED结阵列下面的任何齐纳二极管对之间，击穿电压将取决于电连接在其之间的LED结的数目。由于典型地LED阵列将被形成为M行×N列阵列，并且串联连接可以处于螺旋形配置，所以沿水平方向的相邻齐纳二极管区域可以具有达到单独LED正向电压（Vf）的2M倍的电压差。因此，这样的n+齐纳区域之间的间距（图4中的距离d2）应足够大以耐受泄漏或骤回之前的2M（Vf）以允许LED阵列的正常工作发生。

由于n+离子注入区域的数目为现有技术图1的大约一半，所以齐纳二极管所使用的硅表面面积可以更少，或者可以使得齐纳二极管更宽以减小齐纳二极管之间的串联电阻，或者可以使得齐纳二极管的面积更大以减小PEC蚀刻期间的偏置电压与n层之间的电阻。LED和齐纳二极管的布局可以采取任何形式。

由于齐纳二极管使用p+硅衬底作为公共阳极，并且齐纳二极管连接到LED的阴极，所以可以通过向用于PEC蚀刻的硅衬底晶片的背面上的金属化层施加偏置电压来对LED的n层进行偏置（针对图5描述）。

图4是安装在单个p+硅衬底22上的LED 30的3×4阵列的简化的自上而下的透明视图。衬底22可以仍是稍后被分割以形成与图4的相同的许多LED模块的大基板晶片的一部分。在实线轮廓中示出了用于每个LED 30的p和n接触区块，并且在虚线轮廓中示出了n+齐纳二极管区域34。

LED 30通过一般地与n+齐纳区域34一致的图案化螺旋形金属层串联地连接。金属直接地接触齐纳区域并且通过在齐纳区域外面的电介质层与p+衬底绝缘。

如前所述，可以在单个1mm²管芯中形成十二个LED 30，其中通过蚀刻或离子注入使结隔离。实线35示出了管芯的轮廓。可替换地，每个LED可以是单独的管芯。在另一实施例中，存在串联的十八个或更多LED，以便直接地由市电AC电压对其进行供电。

由于可以仅使用十三个齐纳二极管区域34来保护全部的十二个LED免受瞬态电压，并且可以将形成中间齐纳二极管的十一个区域34紧密地定位在一起，所以与现有技术相比，可以将齐纳二极管形成得更大，以便在不用完比图1的2n个齐纳二极管更多的任何总硅面积的情况下获得减小的串联电阻。

在图4中，垂直地布置的两个n+齐纳二极管区域34之间的距离d1是非常小的，因为跨区域34的电压仅为单个LED电压降。不同列中的区域34之间的距离d2可以大于d1，因为那些区域34之间的电压可以高达六个LED电压降。末端区域34之间的距离d是最大的，因为满工作电压跨越那两个区域34。在一个实施例中，在不完全在管芯下面的区块中形成高压末端齐纳二极管区域34以允许这些区域34比其它区域34宽得多以获得减小的串联电阻。基本上在LED阵列下面形成较低电压齐纳二极管区域。

可以沿着LED阵列的侧面而不是全部在LED阵列下面形成外部齐纳二极管区域34，以便为齐纳二极管提供更多的硅面积。沿着LED阵列的侧面形成某些齐纳二极管区域34不要求较大的衬底22，因为衬底22无论如何需要比LED大。

如图4所示，串联连接的两个末端终止于在金属层上形成以用于到电源或到其它LED模块的连接的稳健金属结合焊盘36和38中。焊盘36和38可以替代地在衬底22的背面上且经由通过衬底22的通孔连接到正面金属化层。

在将LED 30安装在基板晶片上并且通过激光剥离或其它众所周知的技术从LED 30之上去除生长衬底（例如蓝宝石）之后，然后使LED 30的暴露顶部n层经受PEC蚀刻以去除被剥离工艺损坏的表面层并且可控地对表面进行粗糙化以增加光提取。同时对安装在基板晶片上的所有LED执行此PEC蚀刻。

图5是沿着线5-5（衬底的右侧）的图4的基板晶片部分的简化截面图。LED结被示为被蚀刻沟槽39电绝缘。

n+齐纳二极管区域34被示为在各行LED之间形成。齐纳二极管共享公共硅p+区域。

在衬底表面上形成图案化金属层40，其将不同LED电极42电互连并且对在硅中形成的齐纳二极管区域34进行电接触。在图5中，三个LED 30通过金属层40串联地连接。金属通过图案化氧化层44与p+硅电绝缘，图案化氧化层44被图案化以使齐纳二极管区域34暴露，在那里将存在金属层40的接触。出于PEC蚀刻工艺的目的在衬底22的背面上形成金属层50。

可以如下执行LED的暴露n层52的PEC蚀刻。将正偏置电压V+连接到金属层50。将基板晶片浸没在一般地用于PEC蚀刻的诸如KOH之类的电解质54中。然后，将适当的电极56浸没在电解质中并且利用负电压V-进行偏置。小电流然后从背面金属层50流过p+硅衬底22、流过n+齐纳二极管区域34、流过LED的n层52、流过电解质54并且流过电解质电极56。然后，使LED暴露于紫外光58。UV光58在GaN中产生电子-空穴对，并且空穴在电场的影响下迁移至表面。空穴与表面处的GaN和电解质反应而破坏GaN的键，引起GaN表面的某些去除，导致表面的受控粗糙化。表面随着时间的推移逐渐地变得更加多孔。在美国专利公开2009/0045427、2008/0237619和2007/0284607中描述了GaN层的PEC蚀刻，其全部被转让给本受让人并且通过引用合并于此。

在PEC蚀刻之后，向LED添加任何其它光学元件，例如磷光体层和透镜。然后，将基板晶片分割以形成单独的LED模块，例如图4所示的模块。

可以将n+齐纳二极管区域34形成为具有任何形状，并且LED 30可以替代地是安装在公共基板上并且被金属层40串联地连接的单独的管芯。本发明允许在硅基板中形成较少齐纳二极管以用于瞬态电压抑制，允许使得齐纳二极管更宽/更大以获得较低的串联电阻，并且对于中间齐纳二极管而言，使得其更紧密地在一起以减小要求的硅表面面积。增加每个齐纳二极管区域的面积还减小PEC蚀刻期间的电阻以减少处理时间。

虽然已示出并且描述了本发明的特定实施例，但是对于本领域技术人员而言将显而易见的是，在本发明的更广泛方面不脱离本发明的情况下可以进行变更和修改，因此，所附权利要求将在其范围内涵盖落在本发明的真实精神和范围内的所有这样的变更和修改。