一种可提高PN结反向击穿电压的装置

摘要

本发明公开了一种可提高PN结反向击穿电压的装置包括第一低阻半导体层、高阻半导体层、第二低阻半导体层和第一绝缘抗反射涂层及第二绝缘抗反射涂层；第二低阻半导体层位于第一绝缘抗反射涂层的内侧面，高阻半导体层位于第二低阻半导体层的另一侧面正下方；第二低阻半导体层与高阻半导体层形成主PN结，第二低阻半导体层与第一低阻半导体层形成辅PN结；第一低阻半导体层的掺杂浓度小于高阻半导体层的掺杂浓度；第二低阻半导体层与高阻半导体层的接触面积小于第一绝缘抗反射涂层与第二低阻半导体层的接触面积；第二低阻半导体层的深度小于高阻半导体层的深度。本发明能使主PN结的击穿电压达到理想的平面击穿，从而提高PN结反向击穿电压。

说明书

技术领域

本发明涉及一种装置，具体涉及一种可提高PN结反向击穿电压的装 置。

背景技术

PN结构几乎在所有半导体中都存在，很多器件需要PN结反向工作， 因此提高其反向击穿电压直接决定了相关器件的工作电压范围。

实际制造中的PN结的不是理想的一维平面结构，在PN结的边和 角处会出现柱面或球面结。通常结面的曲率会严重影响结的击穿电压， 小的曲率半径易导致电场集中，从而使结的击穿电压低于同等条件下的 平行平面结。

为了提高器件的击穿电压，发展出了一系列降低或消除曲率效应的 结终端结构如场板、场限环、磨角、耗尽区腐蚀等。这些方法各有有缺 点，如场板、场限环等可以降低结边缘的电场，使击穿电压有提高，且 工艺简单，但会消耗较多的芯片面积。磨角或腐蚀经过合理设计能使PN 结实现理想的平面击穿，但工艺复杂。

发明内容

针对现有技术存在的不足，本发明目的是提供一种制造工艺简单、 可提高PN结反向击穿电压的装置。

为了实现上述目的，本发明是通过如下的技术方案来实现：

本发明包括第一低阻半导体层、与第一低阻半导体层导电类型相同 的高阻半导体层、与高阻半导体层导电类型相反的第二低阻半导体层和 设置在第一低阻半导体层两侧面的第一绝缘抗反射涂层及第二绝缘抗反 射涂层；第二低阻半导体层位于第一绝缘抗反射涂层的内侧面，高阻半 导体层位于第二低阻半导体层的另一侧面正下方；第二低阻半导体层与 高阻半导体层形成主PN结，第二低阻半导体层与第一低阻半导体层形成 辅PN结，主PN结与辅PN结相互并联；高阻半导体层的掺杂浓度小于 第二低阻半导体层的掺杂浓度，第一低阻半导体层的掺杂浓度小于高阻 半导体层的掺杂浓度；第一绝缘抗反射涂层与第二低阻半导体层的接触 面积小于第一绝缘抗反射涂层的面积，第二低阻半导体层与高阻半导体 层的接触面积小于第一绝缘抗反射涂层与第二低阻半导体层的接触面 积；第二低阻半导体层的深度小于高阻半导体层的深度。这样形成的PN 结在反向工作时，主PN结的击穿电压低于辅PN结的击穿电压，且主PN 结的边缘曲面结由辅PN结代替，从而保证了主PN结先击穿且达到理想 的平面击穿，最终达到提高PN结反向击穿电压目的。

上述第一低阻半导体层、高阻半导体层和第二低阻半导体层采用的 是普通硅片。可减低本发明的制造成本。

本发明制造工艺简单，表面结构也不复杂，通过辅PN结消除主PN 结的曲面结效应，能使主PN结的击穿电压达到理想的平面击穿，从而提 高PN结反向击穿电压。

附图说明

图1为本发明的剖面结构示意图；

图2为本发明的工艺流程图。

图中各标号：第一低阻半导体层1，高阻半导体层2，第二低阻半导 体层3，第一绝缘抗反射涂层4，第二绝缘抗反射涂层5。

具体实施方式

为使本发明实现的技术手段、创作特征、达成目的与功效易于明白 了解，下面结合具体实施方式，进一步阐述本发明。

参见图1，本发明包括第一低阻半导体层1、与第一低阻半导体层1 导电类型相同的高阻半导体层2、与高阻半导体层2导电类型相反的第二 低阻半导体层3和位于第一低阻半导体层1上侧面的第一绝缘抗反射涂 层4以及位于第一低阻半导体层1下侧面的第二绝缘抗反射涂层5。

其中，第二低阻半导体层3位于第一绝缘抗反射涂层4的下侧面， 高阻半导体层2位于第二低阻半导体层3的正下侧面。

第二低阻半导体层3与高阻半导体层2形成主PN结，第二低阻半导 体层3与第一低阻半导体层1形成辅PN结，主PN结与辅PN结相互并 联。即主PN结在中间，辅PN结完全包围主PN结。

第一绝缘抗反射涂层4与第二低阻半导体层3的接触面积小于第一 绝缘抗反射涂层4的面积，第二低阻半导体层3与高阻半导体层2的接 触面积小于第一绝缘抗反射涂层4与第二低阻半导体层3的接触面积。

第二低阻半导体层3的深度小于高阻半导体层2的深度。

高阻半导体层2的掺杂浓度小于第二低阻半导体层3的掺杂浓度， 第一低阻半导体层1的掺杂浓度小于高阻半导体层2的掺杂浓度，这样 形成的PN结在反向工作时，主PN结的击穿电压低于辅PN结的击穿电 压，且主PN结的边缘曲面结由辅PN结代替，从而保证了主PN结先击 穿且达到理想的平面击穿，从而提高PN结反向击穿电压。

第一低阻半导体层1、高阻半导体层2和第二低阻半导体层3采用的 是普通硅片，可减低本发明的制造成本。

本发明通过两次扩散形成，第一次对第一低阻半导体层1进行同型 扩散用来形成PN结的一个区，第二次扩散区域完全覆盖第一次扩散的区 域，但结深比第一次扩散浅。这样形成的PN结在反向工作时，由第一和 第二次扩散形成的主PN结的击穿电压低于第二次扩散和第一低阻半导 体层1形成的辅PN结的击穿电压，从而保证了中间由第一和第二次扩散 形成的主PN结先击穿且达到理想的平面击穿。本发明采用保准CMOS 工艺就可制造且步骤很少，表面结构简单，只要两次扩散就可实现，且 器件区的击穿能达到理想的平面击穿，因此该装置在很多器件中都能够 应用。

本发明的工作过程如下：

在第一低阻半导体层1和第二低阻半导体层3之间施加反向电压， 使主PN结及辅PN结反偏。由于第一低阻半导体层1的掺杂浓度比高阻 半导体层2的掺杂浓度低，因此主PN结的击穿电压比辅PN结的击穿电 压低，从而使主PN结最先击穿并且能实现平面击穿，辅PN结实际起消 除曲面并保护主PN结的作用。本发明工艺简单，且具有设计方便、不占 用过多面积等特点。

本发明的制作过程如下：

首先，选取第一低阻半导体层1(如普通硅片)为衬底。

然后，通过氧化在第一低阻半导体层1的上、下侧面分别形成第一 绝缘抗反射涂层4、第二绝缘抗反射涂层5。

再通过光刻在第一低阻半导体层1表面开出第一次扩散窗口，对第 一低阻半导体层1进行同型扩散形成高阻半导体层2(参见图2(a)所 示)。

接下来，再通过光刻开出包含高阻半导体层2的更大的窗口，并进 行和高阻半导体层2相反导电类型的高浓度扩散，形成第二低阻半导体 层3，这样就使第二低阻半导体层3和高阻半导体层2就构成了一主PN 结，第二低阻半导体层3和第一低阻半导体层1构成了一辅PN结(参见 图2(b)所示)。

最后，通过氧化在第二次扩散窗口的表面再次形成第一绝缘抗反射涂 层4(参见图2(c)所示)。

以上显示和描述了本发明的基本原理和主要特征和本发明的优点。 本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施 例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范 围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要 求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其 等效物界定。