应用于高压升压型DC-DC转换器中的抗振铃电路

摘要

本发明公开了一种应用于高压升压型DC-DC转换器中的抗振铃电路，主要解决现有技术不能在高压条件下工作的缺点。该电路包括控制电路、电平移位电路、高压PMOS管M

说明书

技术领域

本发明属于电子电路技术领域，涉及模拟集成电路，特别是一种应用于高压升压 型DC-DC转换器中的抗振铃电路。

背景技术

DC-DC变换器在很宽的输入输出电压范围内都可以保持很高的效率，广泛的应 用在各类便携式电子产品中。但由于DC-DC变换器工作在开关状态，较大的输出噪 声可能对一些敏感电路，比如射频电路造成影响，尤其是DC-DC工作在电感电流不 连续导通模式时，当开关管关闭时，由电感和寄生电容构成的LC回路会产生严重的 高频振荡，形成振铃。振铃的存在会产生噪声和电磁干扰问题，影响系统的正常工作。 因此有必要采用专门的抗振铃电路进行振铃衰减。其中最常用的方法是将电感两端短 接或者并联一个小电阻达到抗振铃的目的。

现有的抗振铃电路主要应用于一些降压型DC-DC转换器或低压的升压型转换 器，如图1所示，其中抗振铃电路主要包括控制电路，PMOS管M₃及PMOS管M₄。 抗振铃电路工作的时候，控制电路输出信号V_C为零电平，使PMOS管M₃和PMOS 管M₄导通，进而使电感两端短路，达到抗振铃的目的；抗振铃电路停止工作的时候， 控制电路输出信号V_C电压等于PMOS管M₃和PMOS管M₄的源极电压，使PMOS 管M₃和PMOS管M₄截止，不影响DC-DC转换器的正常工作。

图1中抗振铃电路中的PMOS管M₃和PMOS管M₄采用的是低压PMOS管，低 压PMOS管的源极和漏极之间只能承受5V的压差，源极和栅极之间也只能承受5V 的压差，因此只能应用于输入输出为低压的DC-DC转换器中。但是，即使将PMOS 管M₃和PMOS管M₄换成高压PMOS管，这样的结构也不能应用于高压升压型DC-DC 转化器中。因为通常使用的高压PMOS管只有源极和漏极之间能承受高电压，而源极 和栅极之间只能承受5V的压差。当抗振铃电路工作的时候，PMOS管M₃和PMOS 管M₄的栅极为0电平，而PMOS管M₃和PMOS管M₄导通后的源极电平却为高压， 从而使得PMOS管的源极和栅极之间的压差大于5V，造成PMOS管过压击穿，损坏 电路。

发明内容

本发明的目的在于针对上述现有技术中的不足，提出一种应用于高压升压型 DC-DC转换器中的抗振铃电路，以使升压型DC-DC转换器高压的情况下工作时，能 消除振铃现象，减少噪声，降低对系统的电磁干扰，提高DC-DC转换器的性能。

为实现上述目的，本发明的用于高压升压型DC-DC转换器中的抗振铃电路包括 控制电路、PMOS管M₃和PMOS管M₄，该PMOS管M₃和M₄的源极相连，输出电 压V_H连接到电平移位电路的输入端，漏极分别接电感的两端；控制电路的输出信号 V_C连接到高压PMOS管M₃和M₄的栅极，用于控制M₃和M₄的导通与截止，消除振 铃；其特征在于：PMOS管M₃和PMOS管M₄均采用源极和漏极间耐压值大于12V 的高压PMOS管；控制电路的输入端连接有电平移位电路，用于保证控制电路的输出 信号V_C逻辑高低变化的压差不超过5V，防止高压PMOS管M₃和M₄因源极和栅极 的压差过大而击穿；

所述的电平移位电路，包括偏置电流源电路、漏极和源极间耐压值大于12V的 高压NMOS管M₅、两个高压PMOS管M₈，M₉和两个各极耐压值均小于5V的低压 PMOS管M₆、M₇；该高压NMOS管M₅的漏极接DC-DC的输出电压V_OUT，栅极接 高压PMOS管M₃和M₄源极的输出电压V_H，源极与低压PMOS管M₆、M₇串联后连 接到高压PMOS管M₈的源极；高压PMOS管M₈的栅极与高压PMOS管M₉的栅极 连接，高压PMOS管M₉的漏极接零电平，源极输出电压V_L，连接到控制电路；该偏 置电流源电路有两个输出端，分别与高压PMOS管M₈的漏极和高压PMOS管M₉的 源极相连，为这两个高压PMOS管提供恒定电流。

所述的偏置电流源电路，包括电流源I₁，电阻R，三个高压NMOS管M₁₀、M₁₁、 M₁₂，两个高压PMOS管M₁₈、M₁₉，三个各极耐压值均小于5V低压NMOS管M₁₃、 M₁₄、M₁₅和两个低压PMOS管M₁₆、M₁₇；

所述高压NMOS管M₁₀与低压NMOS管M₁₃串联连接，高压NMOS管M₁₁与低 压NMOS管M₁₄串联连接；高压NMOS管M₁₂与低压NMOS管M₁₅串联连接；三个 高压NMOS管M₁₀、M₁₁、M₁₂的栅极相连，三个低压NMOS管M₁₃、M₁₄、M₁₅的栅 极相连，源极接零电平，构成共源共栅电流镜；高压NMOS管M₁₂的漏极连接到高 压PMOS管M₈的漏极，为高压PMOS管M₈提供恒定电流I₂；

所述高压PMOS管M₁₈与低压PMOS管M₁₆串联连接，高压PMOS管M₁₉与低 压PMOS管M₁₇串联连接；高压PMOS管M₁₈与M₁₉的栅极相连，低压PMOS管M₁₆ 和M₁₇的栅极相连，源极接DC-DC的输出电压V_OUT，构成共源共栅电流镜；高压PMOS 管M₁₈的漏极连接到高压NMOS管M₁₁的漏极，高压PMOS管M₁₉的漏极连接到高 压PMOS管M₉的源极，为高压PMOS管M₉提供恒定电流I₃。

所述的控制电路，包括反相器INV、比较器、箝位电路和输出电路；反相器INV 的输入与比较器的正向输入端连接，并接控制信号K，反相器INV的输出信号XK连 接到比较器的反向输入端；比较器的输出端与高压PMOS管M₃和M₄的源极电压V_H间连接有箝位电路；输出电路的输入端与比较器的输出端连接，输出端连接到高压 PMOS管M₃和M₄的栅极。

所述的比较器，包括两个高压NMOS管M₂₀、M₂₁，两个低压PMOS管M₂₂、M₂₃和电流源I₄；该高压NMOS管M₂₀、M₂₁作为该比较器的输入对管，高压NMOS管 M₂₀的栅极接输入控制信号K，高压NMOS管M₂₁的栅极接反相器INV的输出信号 XK；电流源I₄一端接零电平，另一端连接到该高压NMOS管M₂₀和M₂₁的源极，为 比较器提供尾电流；低压PMOS管M₂₂和M₂₃的栅极相连，源极接高压PMOS管M₃和M₄的源极电压V_H，组成有源电流镜，作为比较器的负载；低压PMOS管M₂₂的 漏极连接到高压NMOS管M₂₀的漏极，低压PMOS管M₂₃的漏极连接到高压NMOS 管M₂₁的漏极，作为比较器的输出。

所述的箝位电路，包括三个低压PMOS管M₂₄、M₂₅和M₂₆，这三个低压PMOS 管串联连接在高压PMOS管M₃、M₄的源极电压V_H和比较器的输出端之间，它们的 栅极分别与各自的漏极连接，构成二极管接法，对比较器输出电压进行箝位。

所述的输出电路，包括2个低压PMOS管M₂₇、M₂₉和2个低压NMOS管M₂₈、 M₃₀；该低压PMOS管M₂₇与低压NMOS管M₂₈的栅极相连并连接到比较器的输出端， 低压PMOS管M₂₇的源极接高压PMOS管M₃和M₄的源极电压V_H，低压NMOS管 M₂₈的源极接电平移位电路的输出电压V_L，低压PMOS管M₂₇与低压NMOS管M₂₈的漏极相连，并连接到低压PMOS管M₂₉和低压NMOS管M₃₀的栅极；低压PMOS 管M₂₉的源极接高压PMOS管M₃和M₄的源极电压V_H，低压NMOS管M₃₀的源极 接电平移位电路的输出电压V_L，低压PMOS管M₂₉与低压NMOS管M₃₀的漏极相连， 输出的电压V_C连接到高压PMOS管M₃和高压PMOS管M₄的栅极。

本发明与现有技术相比具有以下优点：

本发明由于采用了高压PMOS管代替了低压PMOS管，且在控制电路的输入端 连接有电平移位电路，能保证高压PMOS管栅极和源极的压差在其耐压值以内，使抗 振铃电路可以在高压的条件下工作，消除高压升压型DC-DC转换器的振铃现象，减 少了噪声，降低了对系统的电磁干扰，提高了DC-DC转换器的性能。

附图说明

图1为带有传统抗振铃电路的升压型DC-DC转换器原理图；

图2为带有本发明的抗振铃电路的升压型DC-DC转换器原理图；

图3为本发明中电平移位电路结构图；

图4为本发明中控制电路结构图。

具体实施方式

以下结合附图及其实施例对本发明作进一步描述。

参考图2，高压升压型DC-DC转换器主要包括本发明的抗振铃电路、高压NMOS 管M₁、高压PMOS管M₂、电感L和输出电容C；电感L的一端接输入电源VIN， 另一端连接到高压NMOS管M₁和高压PMOS管M₂的漏极，高压NMOS管M₁的栅 极接驱动信号VC1，源极接零电平；高压PMOS管M₂的栅极接驱动信号VC2，源极 接输出电容C的一端，作为升压型DC-DC的输出端。参考DC-DC转换器应用中的 最大电压值，来确定高压PMOS管的耐压值，通常耐压值大于12V。

所述本发明的抗振铃电路，包括控制电路、电平移位电路、高压PMOS管M₃和 M₄；D1和D2分别为高压PMOS管M₃和M₄的寄生二极管；该PMOS管M₃和M₄的源极相连，输出电压V_H连接到电平移位电路的输入端，漏极分别接电感L的两端； 该控制电路的输出信号V_C连接到高压PMOS管M₃和M₄的栅极，控制MX和M₄的 导通与截止，消除振铃；该电平移位电路设有两个输入端和一个输出端，第一输入端 接高压PMOS管M₃和M₄的源极电压V_H，第二输入端接DC-DC转换器的输出电压 V_OUT，输出端的输出电压V_L连接到控制电路，以提供控制电路的输出信号V_C的逻辑 低电平，保证控制电路的输出信号V_C逻辑高低变化的压差不超过5V，防止高压PMOS 管M₃和M₄因源极和栅极的压差过大而击穿。

参考图3，所述的电平移位电路，包括偏置电流源电路、高压NMOS管M₅、两 个高压PMOS管M₈，M₉和两个各极耐压值均小于5V的低压PMOS管M₆、M₇；该 高压NMOS管M₅的漏极接DC-DC的输出电压V_OUT，栅极接高压PMOS管M₃和 M₄源极的输出电压V_H，源极与低压PMOS管M₆、M₇串联后连接到高压PMOS管 M₈的源极；高压PMOS管M₈的栅极与高压PMOS管M₉的栅极连接，高压PMOS 管M₉的漏极接零电平，源极输出电压V_L，连接到控制电路；该偏置电流源电路有两 个输出端，分别与高压PMOS管M₈的漏极和高压PMOS管M₉的源极相连，为这两 个高压PMOS管提供恒定电流。电平移位电路输出电压V_L为：

V_L＝V_H-V_GS5-V_SG6-V_SG7-V_SG8+V_SG9           (1)

其中，V_GS5为高压NMOS管M₅的栅极-源极电压，V_SG6为低压PMOS管M₆的源极- 栅极电压，V_SG7为低压PMOS管M₇的源极-栅极电压，V_SG8为高压PMOS管M₈的源 极-栅极电压，V_SG9为高压PMOS管M₉的源极-栅极电压。

所述偏置电流源电路，包括电流源I₁，电阻R，三个高压NMOS管M₁₀、M₁₁、 M₁₂，两个高压PMOS管M₁₈、M₁₉，三个各极耐压值均小于5V的低压NMOS管M₁₃、 M₁₄、M₁₅和两个低压PMOS管M₁₆、M₁₇；

高压NMOS管M₁₀与低压NMOS管M₁₃串联连接，高压NMOS管M₁₁与低压 NMOS管M₁₄串联连接；高压NMOS管M₁₂与低压NMOS管M₁₅串联连接，三个高 压NMOS管M₁₀、M₁₁、M₁₂的栅极相连，三个低压NMOS管的栅极相连，源极接零 电平，构成共源共栅电流镜；电流源I₁串联电阻R后连接到高压NMOS管M₁₀的漏 极，高压NMOS管M₁₂的漏极连接到高压PMOS管M₈的漏极，为高压PMOS管M₈提供恒定电流I₂：

$I_2\approx \frac{1}{2}{\mu }_P{C}_{\mathrm{OX}}\frac{W_8}{L_8}{(V_{\mathrm{SG}8}-V_{\mathrm{TH}8})}^2---\left(2\right)$

其中，μ_P为载流子迁移率，C_OX为单位面积的栅氧化层电容，V_TH8为高压PMOS管 M₈的阈值电压，L₈和W₈分别为高压PMOS管M₈的沟道长度和宽度。

高压PMOS管M₁₈与低压PMOS管M₁₆串联连接，高压PMOS管M₁₉与低压PMOS 管M₁₇串联连接；高压PMOS管M₁₈与M₁₉的栅极相连，低压PMOS管M₁₆和M₁₇的栅极相连，源极接DC-DC的输出电压V_OUT，构成共源共栅电流镜；高压PMOS 管M₁₈的漏极连接到高压NMOS管M₁₁的漏极，高压PMOS管M₁₉的漏极连接到高 压PMOS管M₉的源极，为高压PMOS管M₉提供恒定电流I₃：

$I_3\approx \frac{1}{2}{\mu }_P{C}_{\mathrm{OX}}\frac{W_9}{L_9}{(V_{\mathrm{SG}9}-V_{\mathrm{TH}9})}^2---\left(3\right)$

其中，V_TH9为高压PMOS管M₉的阈值电压，L₉和W₉分别为高压PMOS管M₉的沟 道长度和宽度。

低压NMOS管M₁₄和M₁₅的宽长比相同，低压PMOS管M₁₆和M₁₇的宽长比相 同，从而使镜像电流I₂和I₃值相同。由于高压PMOS管M₈和M₉相匹配，沟道的长 度和宽度相同，因此它们的阈值电压V_TH8和V_TH9也相同。根据公式(2)和公式(3)可得：

V_SG8＝V_SG9         (4)

将公式(4)代入公式(1)，可以得到电平移位电路输出电压V_L：

V_L≈V_H-V_GS5-V_SG6-V_SG7           (5)

设置电流I₂的值，使V_GS5+V_SG6+V_SG7小于5V，即电平移位电路输出电压V_L和 高压PMOS管M₃、M₄的源极电压V_H的压差不超过5V；又因为高压NMOS管M5 和低压PMOS管M₆、M₇均处于导通状态，因此有

3V_TH＜V_GS5+V_SG6+V_SG7＜5       (6)

其中V_TH的为MOS管导通的阈值电压。

参考图4，所述的控制电路，包括反相器INV、比较器、箝位电路和输出电路； 反相器INV的输入与比较器的正向输入端连接，并接控制信号K，反相器INV的输 出信号XK连接到比较器的反向输入端；比较器的输出端与高压PMOS管M₃和M₄的源极电压V_H间连接有箝位电路；输出电路的输入端与比较器的输出端连接，输出 端连接到高压PMOS管M₃和M₄的栅极。

所述的比较器，包括两个高压NMOS管M₂₀、M₂₁，两个低压PMOS管M₂₂、M₂₃和电流源I₄；该高压NMOS管M₂₀、M₂₁作为该比较器的输入对管，高压NMOS管 M₂₀的栅极接输入控制信号K，高压NMOS管M₂₁的栅极接反相器INV的输出信号 XK；电流源I₄一端接零电平，另一端连接到该高压NMOS管M₂₀和M₂₁的源极，为 比较器提供尾电流；低压PMOS管M₂₂和M₂₃的栅极相连，源极接高压PMOS管M₃和M₄的源极电压V_H，组成有源电流镜，作为比较器的负载；低压PMOS管M₂₂的 漏极连接到高压NMOS管M₂₀的漏极，低压PMOS管M₂₃的漏极连接到高压NMOS 管M₂₁的漏极，作为比较器的输出。

所述的输出电路，包括2个低压PMOS管M₂₇、M₂₉和2个低压NMOS管M₂₈、 M₃₀；该低压PMOS管M₂₇与低压NMOS管M₂₈的栅极相连并连接到比较器的输出端， 低压PMOS管M₂₇的源极接高压PMOS管M₃和M₄的源极电压V_H，低压NMOS管 M₂₈的源极接电平移位电路的输出电压V_L，低压PMOS管M₂₇与低压NMOS管M₂₈ 的漏极相连，并连接到低压PMOS管M₂₉和低压NMOS管M₃₀的栅极；低压PMOS 管M₂₉的源极接高压PMOS管M₃和M₄的源极电压V_H，低压NMOS管M₃₀的源极 接电平移位电路的输出电压V_L，低压PMOS管M₂₉与低压NMOS管M₃₀的漏极相连， 输出的电压V_C连接到高压PMOS管M3和高压PMOS管M4的栅极。

当控制信号K为零电平时，反相器INV的输出信号XK为高电平VDD，尾电流 I₄全部流经高压NMOS管M₂₁，比较器输出电压降低，使低压PMOS管M₂₇和低压 NMOS管M₃₀导通，控制电路的输出信号V_C的电压等于电平移位电路的输出电压V_L； 当控制信号K为高电平VDD时，反相器INV的输出信号XK为零电平，尾电流I₄全部流经高压NMOS管M₂₀，比较器输出电压上升，使低压PMOS管M₂₉和低压NMOS 管M₂₈导通，控制电路的输出信号V_C的电压等于高压PMOS管M₃和M₄的源极电压 V_H。

由于比较器的输出直接连接到低压PMOS管M₂₇的栅极，而低压PMOS管M₂₇的源极接高压PMOS管M₃、M₄的源极电压V_H，为防止低压PMOS管M₂₇的源极- 栅极压差过大，而引入了箝位电路。所述的箝位电路，包括三个低压PMOS管M₂₄、 M₂₅和M₂₆，这三个低压PMOS管串联连接在高压PMOS管M₃、M₄的源极电压V_H和比较器的输出端之间，它们的栅极分别与各自的漏极连接，构成二极管接法，对比 较器的输出进行箝位，防止低压PMOS管M₂₇的栅极电压过低。

本发明的工作原理如下：

如果升压型DC-DC转换器工作在电感电流不连续导通模式，高压NMOS管M₁和高压PMOS管M₂开关交替导通，只要两管不同时截止，振铃不会发生，抗振铃电 路的输入信号K为高电平，控制电路的输出信号V_C的电压等于高压PMOS管M₃、 M₄的源极电压V_H，控制信号V_C连接到高压PMOS管M₃、M₄的栅极，因此高压PMOS 管M₃、M₄的源极-栅极电压相等，压差为0，高压PMOS管M₃、M₄截止，两管源端 电压V_H等于电感L两端的电压较大值减去二极管上的压降，且由于二极管反偏连接， 通路彻底关断，不影响DC-DC的正常工作。

如果高压NMOS管M₁和高压PMOS管M₂同时截止时，抗振铃电路的输入信号 K为零电平，控制电路的输出信号V_C的电压等于电平移位电路的输出电压V_L，根据 电平移位电路中的分析可知，电压V_L与高压PMOS管M₃、M₄的源极电压V_H的差值 V_GS5+V_SG6+V_SG7大于3V_TH，超过了高压PMOS管M₃和M₄的导通阈值电压，使高压 PMOS管M₃和M₄导通，使电感L两端短路，破坏了振铃形成的LC环路，消除了振 铃现象。

高压PMOS管M₃和M₄导通时，根据上述电平移位电路的工作原理可知，电平 移位电路的输出电压V_L跟随高压PMOS管M₃、M₄的源极电压变化，使高压PMOS 管M₃、M₄的源极-栅极压差V_GS5+V_SG6+V_SG7保持小于5V，处于高压管源极-栅极耐 压值范围以内，从而可防止高压PMOS管M₃和M₄因过压而击穿损坏。

以上仅是本发明的一个最佳实例，不构成对本发明的任何限制，显然在本发明的 构思下，可以对其电路进行不同的变更与改进，但这些均在本发明的保护之列。