一种具有Sink和Source电流能力的低压差线性稳压器

摘要

本发明公开了一种具有Sink和Source电流能力的低压差线性稳压器，该稳压器包括基准电压源，误差放大器，两个偏置电路，N沟道MOS管一及其采样和限流电路，N沟道MOS管二及其采样和限流电路，还有整个线路的补偿单元。稳压器的工作原理为，误差放大器检测到输出电阻的连接形式，当输出电阻接到地时，环路控制使N沟道MOS管一Source电流；当输出电阻接到电源时，环路控制使N沟道MOS管二Sink电流。本发明构思新颖，使用方便，大的带载能力使其有较广的使用范围。

说明书

技术领域

本发明属于电子设备技术领域，涉及一种低压差线性稳压器，尤其 是一种具有Sink和Source电流能力的低压差线性稳压器。

背景技术

低压差线性稳压器简称LDO(Low-Dropout Voltage Regulator)，是 一种输入电压大于输出电压的直流线性稳压器，它具有输入输出响应快， 噪声低，成本低廉等优点，因此广泛应用于电池供电的各种电子设备， 通信设备，电源等。

在设计LDO的时候，最关键的问题就是进行频率补偿，传统的LDO 采用输出电容上的ESR(Equivalent Series Resistance)来产生零点与调 整管栅极上的极点相互抵消的办法使系统稳定，但ESR容易受环境，如 温度等的影响，变化较大，且输出电流也被限制在很小的范围。目前很 多文献中频率补偿的方法包括，密勒补偿，动态密勒补偿，增加缓冲级， 使用DMOS调整管，使用电荷泵来驱动NMOS调整管等，上述方法均 在不同程度上提高了电路的复杂程度，而且电路在驱动大负载的情况下 对这些方法提出了挑战。

如图1所示，传统的LDO结构包括，基准电压源201，误差放大器 202，输出调整管203，电阻反馈网络204，输出负载205。基准电压源 201产生一个不随温度和电源电压变化的基准电压V_REF，输出电压V_out通过电阻分压网络204，反馈回来一个电压V_fb，基准电压V_REF和反馈 电压V_fb进入误差放大器202，从而放大其差值并驱动输出调整管203， 当电路建立平衡时，基准电压V_REF近似等于反馈电压V_fb，此时输出负 载205获得的电流是从输出调整管203拉出的。

如图1所示，设输出调整管203的输出电阻为Ro-pass，误差放大器 的输出电阻为Roa，输出调整管的栅极寄生电容为C_par，则图示的LDO 结构中存在三个极点和一个零点，分别位于：P₁＝1/2πC_oR_o-pass， P₂＝1/2πC_bR_esr，P₃＝1/2πC_parR_oa和Z1＝1/2πC_oR_esr系统最小的单位增益带宽 受限于负载跳变时，输出电压恢复到设定值的响应时间，系统最大的单 位增益带宽则受限于系统的寄生极点，如P₃和误差放大器内部的极点。 为了保证整个系统的稳定性，通常将寄生极点放在系统的UGF之外。另 外，当输出大电流并满足低压差时，输出调整管203的尺寸必须足够大， 从而其栅极寄生电容C_par也很大，为了易于补偿，这就对误差放大器202 的输出电阻Roa的值提出了限制。当负载电流最大时，由于主极点P₁增加的速度(Ro-pass与负载电流呈线性反比关系)比增益减小的速度(直 流增益与负载电流的平方根呈线性反比关系)快，UGF被推到更高的频 率，从而可能引进寄生极点，相位裕度此时最差。对于这样一个稳定的 系统而言，在UGF内只出现P₁，P₂和Z₁，而输出电容的的类型和大小 决定了P₁，P₂和Z₁的位置，因此ESR的允许值是负载电流和电路特性 的函数。

当负载电流从零跳变到最大值时，输出电压的变化受限于闭环带宽， 输出电容和负载电流。环路响应时间越短，输出电压变化程度就越小， 整个系统的性能就越好。环路响应时间通常与系统的闭环带宽和系统内 部的转换速率有关，当内部的转换电流足够大时，响应时间主要会受系 统闭环带宽影响，当然这样会消耗比较大的静态电流，从而降级设备的 使用寿命。

传统的LDO结构包含了三个极点和一个零点，为了保证环路的稳 定性，必须使用大的输出电容去做负载，从而增加了成本，浪费了面积。 进一步的分析证明，系统的转换速率受限于输出调整管的栅极寄生电容， 这就要求误差放大器有较低的输出阻抗和较高的输出电流能力，通常可 以在误差放大器的输出级增加一个缓冲器，去隔离输出调整管的寄生电 容和误差放大器的输出阻抗。传统的设计一般只包括了Source电流能力， 而且在输出大电流的情况下，系统的补偿比较难以进行，这就会使输出 的瞬态特性变差。

发明内容

本发明的目的在于克服上述现有技术的缺点，提供一种具有Sink 和Source电流能力的低压差线性稳压器，该种稳压器增加了Sink电流 的功能，同时在满足输出大电流的情况下，能够给出系统补偿方案，使 输出的瞬态特性满足需要。

本发明的目的是通过以下技术方案来解决的：

该种具有Sink和Source电流能力的低压差线性稳压器，包括基准 电压源以及与基准电压源相连的误差放大器，所述误差放大器的两个输 出端分别连接有偏置电路BIAS1和偏置电路BIAS2，所述偏置电路 BIAS1的输出端连接有N沟道MOS管一及其采样限流电路一，所述偏 置电路BIAS2的输出端连接有N沟道MOS管二及其采样限流电路二； 所述N沟道MOS管一和N沟道MOS管二的输出端连接有负载电路； 在所述负载电路和误差放大器之间还连接有补偿网络。

上述误差放大器的反向输入端与基准点电压源相连；所述偏置电路 BIAS1的输出和N沟道MOS管一的栅极和源级相连；所述偏置电路 BIAS2的输出和N沟道MOS管一的栅极相连；所述N沟道MOS管一 的漏级接电压VCC，且其源级接负载电路；所述N沟道MOS管二的源 极接地，且其漏级接负载电路。

上述采样限流电路一由采样管一，采样电阻和限流比较器COMP1 组成；所述采样管一的漏级接电源VCC，且其源级和采样电阻的一端及 限流比较器COMP1的负端相连，所述采样电阻的另一端与负载电路相 连；所述限流比较器COMP1的正端与一个基准电压VREF2相连，所述 限流比较器COMP1的输出与N沟道MOS管一的栅极相连；所述采样 限流电路二由采样管二，采样电阻和限流比较器COMP2组成；所述采 样管二的漏级接负载电路，且其源级和采样电阻的一端及限流比较器 COMP2的负端相连，所述采样电阻的另一端与负载电路相连；所述限 流比较器COMP2的正端与一个基准电压VREF3相连，所述限流比较器 COMP2的输出与N沟道MOS管二的栅极相连；所述补偿网络由补偿电 容和补偿电阻组成，所述补偿电容一端接限流比较器COMP1的负端， 另一端接误差放大器的正端，所述补偿电阻的一端接负载电路，另一端 接误差放大器的正端。

上述误差放大器为高增益具有双端输出的运算放大器。

上述误差放大器由P沟道MOS管M1，P沟道MOS管M2，N沟 道MOS管M3，N沟道MOS管M4，P沟道MOS管M5，P沟道MOS 管M6，电流偏置电路IBAS1，电流偏置电路IBAS2，电流偏置电路IBAS3 组成。

所述电流偏置电路IBIAS1和电流偏置电路IBIAS2的一端均接运算 放大器的电源VCC，电流偏置电路IBIAS1的另一端与P沟道MOS管 M1的源端相接，电流偏置电路IBIAS2的另一端与电流偏置电路IBIAS1 的另一端的源端相接，且P沟道MOS管M1的漏级和P沟道MOS管 M2的漏级一起接地。P沟道MOS管M5的源极和P沟道MOS管M6 的源极都接运算放大器的电源VCC，P沟道MOS管M5的栅极和P沟 道MOS管M6的栅极相接，且P沟道MOS管M5的栅极和P沟道MOS 管M5的漏极相接，N沟道MOS管M3的漏极与P沟道MOS管M5的 漏极相接，N沟道MOS管M3的栅极和P沟道MOS管M1的源端相接， N沟道MOS管M4的漏极与P沟道MOS管M6的漏极相接，N沟道 MOS管M4的栅极和P沟道MOS管M2的源端相接，且N沟道MOS 管M3的源极和N沟道MOS管M4的源极相接，电流偏置电路IBIAS3 的一端接地，另一端与N沟道MOS管M3的源极和N沟道MOS管M4 的源极相接；

所述P沟道MOS管M1的栅极和P沟道MOS管M2的栅极为所述 运算放大器的两个输入端，且P沟道MOS管M1的栅极与补偿网络(109) 的一端相接，P沟道MOS管M2的栅极与基准电压源(101)相接。

上述偏置电路BIAS1由P沟道MOS管M9，P沟道MOS管M12 和电阻R1组成；所述偏置电路BIAS2由P沟道MOS管M7，N沟道 MOS管M8，N沟道MOS管M10和N沟道MOS管M11组成；

所述P沟道MOS管M7的源级接电源VCC，P沟道MOS管M7的 栅级接P沟道MOS管M6和N沟道MOS管M4的漏级，P沟道MOS 管M7的漏级与N沟道MOS管M8的漏级相接，且N沟道MOS管M8 的栅极和N沟道MOS管M8的漏极相接，N沟道MOS管M8的源极接 地；P沟道MOS管M9的源级接电源VCC，P沟道MOS管M9的栅级 接P沟道MOS管M5和N沟道MOS管M3的漏级，P沟道MOS管M9 的漏级与N沟道MOS管M10的漏极相接，N沟道MOS管M10的栅极 和N沟道MOS管M8的栅极相接，N沟道MOS管M10的源极和N沟 道MOS管M11的漏极相接，N沟道MOS管M11的栅极和N沟道MOS 管M10的漏极相接，N沟道MOS管M11的源极接地。

进一步，上述限流比较器COMP1由电流偏置电路IBIAS4，N沟道 MOS管M17，电流偏置电路IBIAS5，N沟道MOS管M18，电阻R4 和P沟道MOS管M22组成；所述采样管一由N沟道MOS管M15组成； 所述采样电阻由电阻R2组成；所述电流偏置电路IBIAS4的一端接电源 VCC，电流偏置电路IBIAS4的另一端接N沟道MOS管M17的漏极， 且N沟道MOS管M17的栅极和N沟道MOS管M18的漏极相接，N 沟道MOS管M17的源极和N沟道MOS管M15的源极相接，N沟道 MOS管M15的漏极接电源VCC，N沟道MOS管M15的栅极和N沟道 MOS管一的栅极相接，电阻R2的一端与N沟道MOS管M15的源极相 接，电阻R2的另一端和N沟道MOS管一的源极相接，电流偏置电路 IBIAS5的一端接电源VCC，电流偏置电路IBIAS4的另一端接N沟道 MOS管M18的漏极，N沟道MOS管M18的源极和电阻R4的一端相接， 且R4的另一端接N沟道MOS管一的源极，P沟道MOS管M22的源极 接电源VCC，P沟道MOS管M22的栅极与N沟道MOS管M18的漏极 相接，P沟道MOS管M22的漏极接P沟道MOS管M12的栅极；

所述限流比较器COMP2由电流偏置电路IBIAS6，N沟道MOS 管M19，电流偏置电路IBIAS7，N沟道MOS管M19，电阻R5，N沟 道MOS管M21组成；所述采样管一由N沟道MOS管M16组成；所述 采样电阻由电阻R3组成；所述电流偏置电路IBIAS6的一端接电源VCC， 电流偏置电路IBIAS6的另一端接N沟道MOS管M19的漏极，且N沟 道MOS管M19的栅极和N沟道MOS管M20的栅极相接，N沟道MOS 管M19的源极和N沟道MOS管M16的源极相接，N沟道MOS管M16 的栅极和N沟道MOS管二的栅极相接，N沟道MOS管M16的漏极和 N沟道MOS管二的漏极相接，电阻R3的一端与N沟道MOS管M16 的源极相接，电阻R3的另一端与地相接，电流偏置电路IBIAS7的一端 接电源VCC，电流偏置电路IBIAS7的另一端接N沟道MOS管M20的 漏极，且N沟道MOS管M20的漏极和N沟道MOS管M20的栅极相 接，电阻R5的一端与N沟道MOS管M20的源极相接，电阻R5的另 一端接地，N沟道MOS管M21的源极接地，N沟道MOS管M21的栅 极与N沟道MOS管M19的源极相接，N沟道MOS管M21的漏极接N 沟道MOS管M14的栅极。

本发明相比于现有技术，具有以下有益效果：

(1)首先，本发明线路设计新颖，使用方便，能够通过检测输出 负载的外接(空载，Sink或Source)情况，合理的设置Class ab级的推 挽输出电压，给两个输出调整管合理的偏置电压，从而控制这个系统不 向外输出电流，Sink电流或Source电流。

(2)本发明新颖的Sink和Source电流限流结构，能够保证在Sink 和Source电流的情况下，系统输出的最大电流在所设计的范围之内，并 巧妙的运用Souce限流模块的采样电阻去做补偿的一部分，使线路在输 出大负载的时候依然有良好的瞬态特性。

(3)本发明具有较高的环路增益和合理的电流偏置，使线路具有 良好的负载调整率。实际测试表明，在负载电流从0A跳到3A时，输出 电压的跳变在20mv以内，满足了应用的需求。

综上所述，本发明线路设计新颖，使用方便，在大的带载能力下依 然有良好的瞬态特性，因而有较广的使用范围。

附图说明

图1为传统的低压差线性稳压器的原理图；

图2为本发明低压差线性稳压器的线路图；

图3为本发明低压差线性稳压去的电路原理框图。

上图中：201-基准电压源；202-误差放大器；203-输出调整管；204- 电阻分压网络；205-输出负载；101-基准电压源；102-误差放大器；103- 偏置电路BIAS1；104-偏置电路BIAS2；105-N沟道MOS管一；107-采 样限流电路一；106-N沟道MOS管二；108-采样限流电路二；109-补偿 网络；110-负载电路；107-1-采样管一；107-2-采样电阻；107-3-限流比 较器COMP1；108-1-采样管二；108-2-采样电阻；108-3-限流比较器 COMP2；109-1-补偿电容；109-2-补偿电阻。

具体实施方式

下面结合附图对本发明做进一步详细描述：

如图3所示，本发明的具有Sink和Source电流能力的低压差线性 稳压器，包括基准电压源101，与基准电压源101直接相连的误差放大 器102，分别和误差放大器102的两个输出端相连接的偏置电路BIAS1 103和偏置电路BIAS2104，和偏置电路BIAS1103输出端相连的N沟 道MOS管一105及其采样限流电路一107，和偏置电路BIAS2104输出 端相连的N沟道MOS管二106及其采样限流电路二108，和负载电路 110及误差放大器102相连接的补偿网络109；所述误差放大器102的反 向输入端与基准点电压源101相连；所述偏置电路BIAS1103的输出和 N沟道MOS管一105的栅极和源级相连；所述偏置电路BIAS2104的 输出和N沟道MOS管一106的栅极相连；所述N沟道MOS管一105 的漏级接电压VCC，且其源级接负载电路110；所述N沟道MOS管二 106的源极接地，且其漏级接负载电路110；所述采样限流电路一107 由采样管一107-1，采样电阻107-2和限流比较器COMP1107-3组成， 所述采样管一107-1的漏级接电源VCC，且其源级和采样电阻107-2的 一端及限流比较器COMP1107-3的负端相连，所述采样电阻107-2的另 一端与负载电路110相连，所述限流比较器COMP1107-3的正端与一个 基准电压VREF2相连，所述限流比较器COMP1107-3的输出与N沟道 MOS管一105的栅极相连；所述采样限流电路二108由采样管二108-1， 采样电阻108-2和限流比较器COMP2108-3组成，所述采样管二108-1 的漏级接负载电路110，且其源级和采样电阻108-2的一端及限流比较 器COMP2108-3的负端相连，所述采样电阻108-2的另一端与负载电路 110相连，所述限流比较器COMP2108-3的正端与一个基准电压VREF3 相连，所述限流比较器COMP2108-3的输出与N沟道MOS管二106的 栅极相连；所述补偿网络109由补偿电容109-1和补偿电阻109-2组成， 所述补偿电容109-1一端接限流比较器COMP1107-3的负端，另一端接 误差放大器102的正端，所述补偿电阻109-2的一端接负载电路110， 另一端接误差放大器102的正端。

本实施例中，所述误差放大器102为高增益具有双端输出的运算放 大器。所述运算放大器由P沟道MOS管M1，P沟道MOS管M2，N沟 道MOS管M3，N沟道MOS管M4，P沟道MOS管M5，P沟道MOS 管M6，电流偏置电路IBAS1，电流偏置电路IBAS2，电流偏置电路IBAS3 组成。

所述电流偏置电路IBIAS1和电流偏置电路IBIAS2的一端均接运算 放大器的电源VCC，电流偏置电路IBIAS1的另一端与P沟道MOS管 M1的源端相接，电流偏置电路IBIAS2的另一端与电流偏置电路IBIAS1 的另一端的源端相接，且P沟道MOS管M1的漏级和P沟道MOS管 M2的漏级一起接地。P沟道MOS管M5的源极和P沟道MOS管M6 的源极都接运算放大器的电源VCC，P沟道MOS管M5的栅极和P沟 道MOS管M6的栅极相接，且P沟道MOS管M5的栅极和P沟道MOS 管M5的漏极相接，N沟道MOS管M3的漏极与P沟道MOS管M5的 漏极相接，N沟道MOS管M3的栅极和P沟道MOS管M1的源端相接， N沟道MOS管M4的漏极与P沟道MOS管M6的漏极相接，N沟道 MOS管M4的栅极和P沟道MOS管M2的源端相接，且N沟道MOS 管M3的源极和N沟道MOS管M4的源极相接，电流偏置电路IBIAS3 的一端接地，另一端与N沟道MOS管M3的源极和N沟道MOS管M4 的源极相接。

所述P沟道MOS管M1的栅极和P沟道MOS管M2的栅极为所述 运算放大器的两个输入端，且P沟道MOS管M1的栅极与补偿网络109 的一端相接，P沟道MOS管M2的栅极与基准电压源101相接。

所述偏置电路BIAS1103包括P沟道MOS管M7，N沟道MOS管 M8，P沟道MOS管M9，N沟道MOS管M10，N沟道MOS管M11， P沟道MOS管M12，电阻R1；其中所述P沟道MOS管M9，P沟道 MOS管M12，电阻R1；所述偏置电路BIAS2(104)包括P沟道MOS 管M7，N沟道MOS管M8，N沟道MOS管M10，N沟道MOS管M11。

所述P沟道MOS管M7的源级接电源VCC，P沟道MOS管M7 的栅级接P沟道MOS管M6和N沟道MOS管M4的漏级，P沟道MOS 管M7的漏级与N沟道MOS管M8的漏级相接，且N沟道MOS管M8 的栅极和N沟道MOS管M8的漏极相接，N沟道MOS管M8的源极接 地；P沟道MOS管M9的源级接电源VCC，P沟道MOS管M9的栅级 接P沟道MOS管M5和N沟道MOS管M3的漏级，P沟道MOS管M9 的漏级与N沟道MOS管M10的漏极相接，N沟道MOS管M10的栅极 和N沟道MOS管M8的栅极相接，N沟道MOS管M10的源极和N沟 道MOS管M11的漏极相接，N沟道MOS管M11的栅极和N沟道MOS 管M10的漏极相接，N沟道MOS管M11的源极接地。

所述限流比较器COMP1107-3由电流偏置电路IBIAS4，N沟道 MOS管M17，电流偏置电路IBIAS5，N沟道MOS管M18，电阻R4， P沟道MOS管M22组成；所述采样管一107-1由N沟道MOS管M15 组成；所述采样电阻107-2由电阻R2组成；所述电流偏置电路IBIAS4 的一端接电源VCC，电流偏置电路IBIAS4的另一端接N沟道MOS管 M17的漏极，且N沟道MOS管M17的栅极和N沟道MOS管M18的 漏极相接，N沟道MOS管M17的源极和N沟道MOS管M15的源极相 接，N沟道MOS管M15的漏极接电源VCC，N沟道MOS管M15的栅 极和N沟道MOS管一105的栅极相接，电阻R2的一端与N沟道MOS 管M15的源极相接，电阻R2的另一端和N沟道MOS管一105的源极 相接，电流偏置电路IBIAS5的一端接电源VCC，电流偏置电路IBIAS4 的另一端接N沟道MOS管M18的漏极，N沟道MOS管M18的源极和 电阻R4的一端相接，且R4的另一端接N沟道MOS管一105的源极， P沟道MOS管M22的源极接电源VCC，P沟道MOS管M22的栅极与 N沟道MOS管M18的漏极相接，P沟道MOS管M22的漏极接P沟道 MOS管M12的栅极。

所述限流比较器COMP2108-3由电流偏置电路IBIAS6，N沟道 MOS管M19，电流偏置电路IBIAS7，N沟道MOS管M19，电阻R5， N沟道MOS管M21组成；所述采样管一108-1由N沟道MOS管M16 组成；所述采样电阻108-2由电阻R3组成；所述电流偏置电路IBIAS6的 一端接电源VCC，电流偏置电路IBIAS6的另一端接N沟道MOS管M19 的漏极，且N沟道MOS管M19的栅极和N沟道MOS管M20的栅极 相接，N沟道MOS管M19的源极和N沟道MOS管M16的源极相接， N沟道MOS管M16的栅极和N沟道MOS管二106的栅极相接，N沟 道MOS管M16的漏极和N沟道MOS管二106的漏极相接，电阻R3 的一端与N沟道MOS管M16的源极相接，电阻R3的另一端与地相接， 电流偏置电路IBIAS7的一端接电源VCC，电流偏置电路IBIAS7的另一 端接N沟道MOS管M20的漏极，且N沟道MOS管M20的漏极和N 沟道MOS管M20的栅极相接，电阻R5的一端与N沟道MOS管M20 的源极相接，电阻R5的另一端接地，N沟道MOS管M21的源极接地， N沟道MOS管M21的栅极与N沟道MOS管M19的源极相接，N沟道 MOS管M21的漏极接N沟道MOS管M14的栅极。

所述补偿网络109中的补偿电容109-1由电容C1组成；所述补偿 网络109中的补偿电阻109-2由电阻R6组成；电容C1的一端接P沟道 MOS管M1的栅极，电容C1的另一端接N沟道MOS管M15的源极， 电阻R6的一端接P沟道MOS管M1的栅极，电阻R6的另一端接N沟 道MOS管一105的源极。

上述具有Sink和Source电流能力的低压差线性稳压器的工作原理 如下：

当稳压器空载的时候，基准电压源的输出VREF1和反馈回来的输 出电压VOUT的值非常接近，从而误差放大器的具有两个接近相等输入 端，误差放大器的两个输出端通过控制偏置电路BIAS1和偏置电路 BIAS2，使N沟道MOS管一和N沟道MOS管二的栅极电压偏置在合 适的值，从而使整个稳压器的输出电流为零，此时采样限流电路一和采 样限流电路二均不动作。

当稳压器Source电流的时候，基准电压源的输出VREF1高于反馈 回来的输出电压VOUT，从而误差放大器的两个输入端相差较大，误差 放大器的两个输出端通过控制偏置电路BIAS1和偏置电路BIAS2，使N 沟道MOS管一向外Source电流，此时若Source电流大于设定的值，采 样限流电路一发生动作，使N沟道MOS管一的栅极降低，从而使Source 电流限定在设定的值。

当稳压器Sink电流的时候，基准电压源的输出VREF1低于反馈回 来的输出电压VOUT，从而误差放大器的两个输入端相差较大，误差放 大器的两个输出端通过控制偏置电路BIAS1和偏置电路BIAS2，使N 沟道MOS管二Sink电流，此时若Sink电流大于设定的值，采样限流电 路二发生动作，使N沟道MOS管二的栅极降低，从而使Sink电流限定 在设定的值。

Vout不是直接反馈到N沟道MOS管M1，而是通过采样电阻R2， 补偿电容C1，补偿电阻R6反馈，其中采样电阻R2同时参与了环路的 补偿。这样一个类似II型补偿的反馈网络，不仅提供了反馈的直流环路， 而且对整个环路起到了很好的补偿作用，改善了瞬态的输出电压。

综上所述，本发明所述具有Sink和Source电流能力的低压差线性 稳压器包括基准电压源101，与基准电压源101直接相连的误差放大器 102，分别和误差放大器102的两个输出端相连接的偏置电路BIAS1103 和偏置电路BIAS2104，和偏置电路BIAS1103输出端相连的N沟道MOS 管一105及其采样限流电路一107，和偏置电路BIAS2104输出端相连 的N沟道MOS管二106及其采样限流电路二108，和负载电路110及 误差放大器102相连接的补偿网络109；误差放大器102为双端输出， 分别驱动偏置电路BIAS1103和偏置电路BIAS2104，偏置电路BIAS1 103给N沟道MOS管一105提供合适的工作电压，当外接负载为Sourc 接法时，N沟道MOS管一105向负载Source电流；偏置电路BIAS2104 给N沟道MOS管二108提供合适的工作电压，当外接负载为Sink接法 时，N沟道MOS管二108向负载Sink电流。

当空载的时候，基准电压VREF和反馈电压FB接近相等，则误差 放大器102有两个接近相等的输入端，则通过偏置电路BIAS1 103和偏 置电路BIAS2 104使N沟道MOS管一103和N沟道MOS管二108的 栅压偏置在合适的电压下，其中N沟道MOS管一103是通过P沟道 MOS管M12，电阻R1和N沟道MOS管二108进行偏置，N沟道MOS 管二108则是通过P沟道MOS管M9镜像的电流，经过N沟道MOS 管M10和N沟道MOS管M11获得栅压偏置，平衡的时候电流从电源 经过N沟道MOS管一103和N沟道MOS管二108流到地。

当Source电流的时候，由于有经过负载流向地的电流，则输出电压 Vout会低于静态无负载电流的情况，则误差放大器102的两个输入端基 准电压VREF大于反馈输入电压FB，此时误差放大器102的输出通过P 沟道MOS管M12，电阻R1使N沟道MOS管一103向负载Source电 流。N沟道MOS管M15采样通过N沟道MOS管一103的电流，并在 电阻R2上产生采样电压，同时电流源IBIAS5在电阻R4上产生一个类 似基准电压的值，当R2上产生的采样电压低于R4上设定的值时，P沟 道MOS管M22关断，即N沟道MOS管一103正常向负载Source电流； 当R2上产生的采样电压高于R4上设定的值时，P沟道MOS管M22开 始导通，从而降低N沟道MOS管一103的栅极电压，即降低N沟道 MOS管一103向负载Source的电流值，如此达到平衡时，Source电流 即达到了限流点不再增加。

当Sink电流的时候，由于有经过电源流向负载的电流，则输出电 压Vout会高于静态无负载电流的情况，则误差放大器102的两个输入端 基准电压VREF小于反馈输入电压FB，此时误差放大器102的输出通过 P沟道MOS管M9，N沟道MOS管M10，N沟道MOS管M11使N沟 道MOS管二108向负载Sink电流。N沟道MOS管M16采样通过N沟 道MOS管二108的电流，并在电阻R3上产生采样电压，同时电流源 IBIAS7在电阻R5上产生一个类似基准电压的值，当R3上产生的采样 电压低于R5上设定的值时，N沟道MOS管M21关断，即N沟道MOS 管二108正常向负载Sink电流；当R3上产生的采样电压高于R5上设 定的值时，N沟道MOS管M21开始导通，从而降低N沟道MOS管二 108的栅极电压，即降低N沟道MOS管二108向负载Sink的电流值， 如此达到平衡时，Sink电流即达到了限流点不再增加。

本发明输出端只需一个10uf的陶瓷电容，即可在输出电流0A到 1.5A(包括sink电流和source电流)的条件下稳定工作，且实测当负载 电流从10mA突变到1.5A时，输出电压的变化小于20mV，即具有良好 的负载调整率。

以上所述，仅是本发明的较佳实施例，并非对本发明做任何限制， 凡是根据本发明技术实质对以上实施例所作的任何简单修改，变更以及 等效结构变化，均仍属于本发明技术方案的保护范围内。