形成瓶式沟槽以及瓶式沟槽电容器的方法

摘要

一种形成瓶式沟槽的方法及形成瓶式沟槽电容器的方法，形成瓶式沟槽的方法包括：提供半导体衬底，半导体衬底内形成有沟槽；在沟槽顶部至预定位置的侧壁形成湿法刻蚀阻挡层，所述湿法刻蚀阻挡层的材料为氮化硅或二氧化硅；以湿法刻蚀阻挡层为掩膜，湿法刻蚀沟槽形成瓶式沟槽；去除瓶式沟槽内的湿法刻蚀阻挡层。本发明形成氮化硅或二氧化硅湿法刻蚀阻挡层，从而不会存在金属污染的问题；利用原子层沉积方法或低压气相沉积方法形成氮化硅或二氧化硅湿法刻蚀阻挡层，因此可以解决现有技术中随着沟槽的开口越来越小，湿法刻蚀阻挡层的均匀性以及深度很难控制的技术问题；另外，可以在现有的反应腔内进行，扩大现有的反应腔的工艺能力。

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及形成瓶式沟槽以及瓶式沟槽电容 器的方法。

背景技术

在动态随机存储器(DRAM)中，电容器负责存储数据，电容器存储的 电荷越多，在读取数据时越不易受噪声影响。动态随机存储器(DRAM)电 容器的结构主要分成两种，堆栈式电容器(stack capacitor)和沟槽式电容器 (trench capacitor)。沟槽式电容器在动态随机存储器(DRAM)中广泛使用。

随着半导体技术的发展，动态随机存储器(DRAM)器件越来越小，随 之，沟槽式电容器的尺寸也越来越小。为了确保在器件缩小的情况下，动态 随机存储器(DRAM)的存储能力不变或者更高，就需要确保电容器的电容 不变或者更高，尤其，对于100纳米(nm)以下工艺的沟槽式电容器DRAM， 其中很关键的因素是如何确保每一存储单元中电容器的电容值在30fF以上，这 就需要增大沟槽式电容器的上下极板的面积，也就是增大沟槽的面积。

现有技术中，为了增大沟槽的面积，通常的做法是扩大沟槽下半部分的 面积，即形成瓶式沟槽，这样可以增加整个沟槽的面积。图1a～图1d为现有技 术中形成瓶式沟槽的剖面结构示意图，参考图1a～图1d，现有技术形成瓶式沟 槽的方法为：

参考图1a，提供半导体衬底10，在半导体衬底10上形成氮化硅(SiN) 层11，以氮化硅层11为掩膜刻蚀所述半导体衬底10，在半导体衬底10内形 成沟槽20。

参考图1b，在所述沟槽20的上部侧壁(占整个沟槽侧壁的1/7)形成湿 法刻蚀阻挡层12，现有技术中，湿法刻蚀阻挡层12采用的材料为氧化铝 (Al₂O₃)。利用化学气相沉积在沟槽20的上部侧壁形成氧化铝的具体过程为： 在反应腔中通入Al(CH₃)₃(三甲基铝，简称TMA)气体和氧气(O₂)，使Al(CH₃)₃气体和氧气(O₂)反应生成氧化铝，反应后生成的氧化铝沉积到氮化硅层11 的表面以及沟槽20上部侧壁，从而形成湿法刻蚀阻挡层12。该湿法刻蚀阻挡 层12在下面湿法刻蚀沟槽20的下部时，起到保护上部侧壁的作用，防止湿 法刻蚀腐蚀上部侧壁。

参考图1c，在形成湿法刻蚀阻挡层12后，利用湿法刻蚀腐蚀沟槽20的 上部侧壁以下部分的沟槽侧壁，形成瓶式沟槽30，从而达到扩大沟槽的面积 的目的。其中，湿法刻蚀主要采用酸性溶剂进行各向同性刻蚀，比如氢氟酸。

参考图1d，在形成瓶式沟槽30后，去除湿法刻蚀阻挡层12。具体为采 用干法刻蚀去除湿法刻蚀阻挡层12，通常采用氯基气体进行刻蚀。

以上所述的现有技术形成的瓶式沟槽，形成瓶式沟槽的工艺属于整个 DRAM工艺中的前段工艺，而在形成湿法刻蚀阻挡层时，由于Al(CH₃)₃(TMA) 气体和氧气(O₂)反应时有金属Al离子存在，因此，在形成栅氧化层时，该 金属离子将很可能会污染栅氧化层，为了控制金属污染，在形成栅氧化层时， 会引入很多额外的工艺步骤，以控制金属污染，而且由于金属污染的存在， 造成最终形成的DRAM性能不好。

而且，由于在沟槽的上部侧壁形成湿法刻蚀阻挡层，而在沟槽的下部侧 壁不形成湿法刻蚀阻挡层，因此需要特殊的反应腔以及特殊的工艺，以保证 湿法刻蚀阻挡层形成在沟槽的上部侧壁。

另外，在形成湿法刻蚀阻挡层时，由于氧化铝的加载效应，随着沟槽的 开口越来越小，该湿法刻蚀阻挡层的均匀性以及深度很难控制。

现有技术中，有许多关于形成沟槽电容器的方法，例如，授权公告号为 “CN1269206C”的中国专利公开的“沟槽式电容器的结构及其制造方法”， 公开号为“CN1838401A”的中国专利申请公开的“瓶形沟槽及瓶形沟槽式电 容器的制造方法”。然而，均没有解决以上所述的现有技术中存在的缺点。

发明内容

本发明解决的问题是现有技术的形成瓶式沟槽的方法会造成后续工艺中 的金属污染；需要特殊的反应腔以及特殊的工艺；以及随着沟槽的开口越来 越小，湿法刻蚀阻挡层的均匀性以及深度很难控制。

为解决上述问题，本发明提供一种形成瓶式沟槽的方法，包括：

提供半导体衬底，所述半导体衬底内形成有沟槽；

在所述沟槽顶部至预定位置的侧壁形成湿法刻蚀阻挡层，所述湿法刻蚀 阻挡层的材料为氮化硅或二氧化硅；

以所述湿法刻蚀阻挡层为掩膜，湿法刻蚀所述沟槽形成瓶式沟槽；

去除所述瓶式沟槽内的湿法刻蚀阻挡层。

可选的，所述在所述沟槽顶部至预定位置的侧壁形成湿法刻蚀阻挡层包 括：

在所述半导体衬底的表面、沟槽的侧壁以及底部形成第一衬垫层；

形成第一衬垫层后，在所述沟槽内填充第一预定高度的光刻胶，该第一 预定高度为沟槽底部至所述预定位置的距离；

去除未被所述第一预定高度的光刻胶覆盖的第一衬垫层；

去除沟槽内的第一预定高度的光刻胶；

在去除沟槽内的所述第一预定高度的光刻胶后，形成第二衬垫层，所述 第二衬垫层覆盖所述半导体衬底的表面、沟槽的侧壁，并在所述沟槽内形成 封口；

在形成封口后，在所述沟槽内填充第二预定高度的光刻胶，该第二预定 高度为封口底部至所述预定位置的距离；

以所述第二预定高度的光刻胶为掩膜，去除该第二预定高度的光刻胶之 上的第二衬垫层；

去除所述第二预定高度的光刻胶；

在去除所述第二预定高度的光刻胶后，在所述半导体衬底的表面及沟槽 内形成湿法刻蚀阻挡层，所述湿法刻蚀阻挡层覆盖所述半导体衬底表面、所 述封口以及封口上的沟槽侧壁，所述湿法刻蚀阻挡层的材料为氮化硅或二氧 化硅；

去除所述半导体衬底表面以及覆盖所述封口的湿法刻蚀阻挡层；

以湿法刻蚀阻挡层为掩膜，湿法刻蚀去除沟槽内的第一衬垫层和第二衬 垫层。

可选的，所述以所述湿法刻蚀阻挡层为掩膜，湿法刻蚀所述沟槽形成瓶 式沟槽包括：

以所述湿法刻蚀阻挡层为掩膜，用氨水刻蚀所述沟槽形成瓶式沟槽。

可选的，所述预定位置为距离所述沟槽顶部为整个沟槽深度1/10～1/5的 位置。

可选的，所述第一衬垫层的材料为正硅酸乙脂或氮化硅。

可选的，所述第二衬垫层的材料为正硅酸乙脂或氮化硅。

可选的，在所述沟槽内填充第一预定高度的光刻胶包括：

在所述沟槽内填满光刻胶；

回刻填满的光刻胶形成第一预定高度的光刻胶。

可选的，在所述沟槽内填充第二预定高度的光刻胶包括：

在所述沟槽内填满光刻胶；

回刻填满的光刻胶形成第二预定高度的光刻胶。

可选的，所述去除所述半导体衬底表面以及覆盖所述封口的湿法刻蚀阻 挡层包括：

用干法刻蚀去除所述半导体衬底表面以及所述封口上的湿法刻蚀阻挡 层。

可选的，去除未被所述第一预定高度的光刻胶覆盖的第一衬垫层包括：

用氢氟酸去除未被所述第一预定高度的光刻胶覆盖的第一衬垫层，该第 一衬垫层材料为正硅酸乙脂；

或用磷酸去除未被所述第一预定高度的光刻胶覆盖的第一衬垫层，该第 一衬垫层材料为氮化硅。

可选的，去除第二预定高度的光刻胶之上的第二衬垫层包括：

用氢氟酸去除第二预定高度的光刻胶之上的第二衬垫层，该第二衬垫层 的材料为正硅酸乙脂；

或用磷酸去除第二预定高度的光刻胶之上的第二衬垫层，该第二衬垫层 的材料为氮化硅。

可选的，在所述半导体衬底的表面及沟槽内形成湿法刻蚀阻挡层包括：

用原子层沉积方法或低压气相沉积方法在所述半导体衬底的表面及沟槽 内形成湿法刻蚀阻挡层。

本发明还提供一种形成瓶式沟槽电容器的方法，包括：

用以上所述的方法形成瓶式沟槽；

在所述瓶式沟槽内填充预定厚度的电容器介质层；

在填充预定厚度的电容器介质层后，继续在所述瓶式沟槽内填充半导体 材料。

可选的，所述电容器介质层为二氧化硅。

可选的，所述半导体衬底为多晶硅衬底，所述半导体材料为多晶硅。

与现有技术相比，本发明具有以下优点：

本发明通过形成氮化硅湿法刻蚀阻挡层或者二氧化硅湿法刻蚀阻挡层， 代替现有技术中的氧化铝湿法刻蚀阻挡层，从而不会存在金属污染的问题。

在本发明的具体实施例中，由于利用原子层沉积方法或低压气相沉积形 成氮化硅或者二氧化硅湿法刻蚀阻挡薄膜层时，具有很好的均匀性，因此可 以解决现有技术中随着沟槽的开口越来越小，湿法刻蚀阻挡层的均匀性以及 深度很难控制的技术问题。

另外，在本发明的具体实施例中，形成氮化硅湿法刻蚀阻挡层或者二氧 化硅湿法刻蚀阻挡层不需要特殊的反应腔以及特殊工艺，因此可以在现有的 反应腔内进行，扩大现有的反应腔的工艺能力，也就是说，可以在现有的反 应腔中进行更多的工艺，减少装置成本。

附图说明

图1a～图1d是现有技术形成瓶式沟槽的方法的剖面示意图；

图2为本发明具体实施方式的形成瓶式沟槽的方法的流程图；

图3为本发明具体实施方式的形成湿法刻蚀阻挡层的流程图；

图4a～图4n为本发明具体实施例的形成瓶式沟槽的剖面示意图；

图5为本发明具体实施例的形成的瓶式沟槽电容器的剖面示意图。

具体实施方式

本发明具体实施方式的形成瓶式沟槽的方法，通过在沟槽的上部侧壁形 成氮化硅湿法刻蚀阻挡层或者二氧化硅湿法刻蚀阻挡层，以替换现有技术中 的氧化铝湿法刻蚀阻挡层，从而可以解决现有技术中存在的金属污染的问题。

为了使本领域技术人员可以更好的理解本发明，下面结合附图详细说明 本发明具体实施方式的形成瓶式沟槽的方法。

图2为本发明具体实施方式的形成瓶式沟槽的方法的流程图，参考图2， 本发明具体实施方式的形成瓶式沟槽的方法包括：

步骤S1，提供半导体衬底，所述半导体衬底内形成有沟槽；

步骤S2，在所述沟槽顶部至预定位置的侧壁形成湿法刻蚀阻挡层，所述 湿法刻蚀阻挡层的材料为氮化硅或者二氧化硅；

步骤S3，以所述湿法刻蚀阻挡层为掩膜，湿法刻蚀所述沟槽形成瓶式沟 槽；

步骤S4，去除所述瓶式沟槽内的湿法刻蚀阻挡层。

图3为本发明具体实施方式的形成湿法刻蚀阻挡层的流程图，参考图3， 在本发明具体实施例中，步骤S2，在所述沟槽顶部至预定位置的侧壁形成湿 法刻蚀阻挡层，所述湿法刻蚀阻挡层的材料为氮化硅或二氧化硅包括：

步骤S201，在所述半导体衬底的表面、沟槽的侧壁以及底部形成第一衬 垫层；

步骤S202，形成第一衬垫层后，在所述沟槽内填充第一预定高度的光刻 胶，该第一预定高度为沟槽底部至所述预定位置的距离；

步骤S203，去除未被所述第一预定高度的光刻胶覆盖的第一衬垫层；

步骤S204，去除沟槽内的第一预定高度的光刻胶；

步骤S205，在去除沟槽内的所述第一预定高度的光刻胶后，形成第二衬 垫层，所述第二衬垫层覆盖所述半导体衬底的表面、沟槽的侧壁，并在所述 沟槽内形成封口；

步骤S206，在形成封口后，在所述沟槽内填充第二预定高度的光刻胶， 该第一预定高度为封口底部至所述预定位置的距离；

步骤S207，以所述第二预定高度的光刻胶为掩膜，去除该第二预定高度 的光刻胶之上的第二衬垫层；

步骤S208，去除所述第二预定高度的光刻胶；

步骤S209，在去除所述第二预定高度的光刻胶后，在所述半导体衬底的 表面及沟槽内形成湿法刻蚀阻挡层，所述湿法刻蚀阻挡层覆盖所述半导体衬 底表面、所述封口以及封口上的沟槽侧壁，所述湿法刻蚀阻挡层的材料为氮 化硅或二氧化硅；

步骤S210，去除所述半导体衬底表面以及覆盖所述封口的湿法刻蚀阻挡 层；

步骤S211，以湿法刻蚀阻挡层为掩膜，湿法刻蚀去除沟槽内的第一衬垫 层和第二衬垫层。

图4a～图4n为本发明具体实施例的形成瓶式沟槽的剖面示意图，下面结 合图2、图3以及图4a～图4n详细说明本发明具体实施例的形成瓶式沟槽的 方法。

结合参考图2与图4a，执行步骤S1，提供半导体衬底40，在所述半导体 衬底内形成有沟槽50，在该具体实施例中，沟槽50的深度为6～8微米，优选 为7微米。具体为：提供半导体衬底40，在半导体衬底40的表面沉积硬掩膜 层41，在该具体实施例中，硬掩膜层41为氮化硅层，以硬掩膜层41为掩膜 干法刻蚀半导体衬底40，在半导体衬底40内形成沟槽50。在该步骤中，并 没有详细描述光刻工艺以及形成硬掩膜层的工艺，其均为本领域公知技术， 在此不做详细描述。在本发明具体实施例中，半导体衬底40可以为可以是单 晶硅或硅锗；也可以是绝缘体上硅(SOI)；或者还可以包括其它的材料，例 如砷化镓等Ⅲ-Ⅴ族化合物。

结合参考图2、图3以及图4b～图4n，执行步骤S2，在所述沟槽顶部至 预定位置的侧壁形成湿法刻蚀阻挡层，所述湿法刻蚀阻挡层的材料为氮化硅 或者二氧化硅。具体为：

结合参考图3和图4b，执行步骤S201，在所述半导体衬底40的表面、 沟槽50的侧壁以及底部形成第一衬垫层42。在该具体实施例中，半导体衬底 40的表面形成有硬掩膜层41，则第一衬垫层42形成在硬掩膜层41和沟槽50 的侧壁以及底部组成的表面上。在本发明的该具体实施例中，第一衬垫层42 的材料为正硅酸乙脂(TEOS)，其厚度为100埃～500埃，优选为300埃。形 成第一衬垫层42的方法为化学气相沉积。在本发明其他实施例中，第一衬垫 层42的材料也可以为其他具有很好的沉积均匀性的材料，例如氮化硅。

结合参考图3和图4c，执行步骤S202，形成第一衬垫层42后，在所述 沟槽50内填充第一预定高度H₁的光刻胶51，该第一预定高度H₁为沟槽底部 至所述预定位置的距离。在本发明的具体实施例中，所述预定位置为距离所 述沟槽顶部为整个沟槽深度1/10～1/5的位置，因此所述第一预定高度H₁满足 的条件为：所述第一预定高度的光刻胶51的顶部至沟槽顶部的距离h为沟槽 深度(即H₁与h之和)的1/10～1/5，优选为1/7。填充第一预定高度H₁的光 刻胶51的方法包括：在所述沟槽内填满光刻胶；回刻填满的光刻胶形成第一 预定高度的光刻胶。具体为在晶圆上旋涂光刻胶，光刻胶在旋涂的过程中填 充在沟槽50内，在光刻胶填满沟槽50后，回刻填满的光刻胶形成第一预定 高度的光刻胶51。之后，去除晶圆表面的光刻胶。在本发明具体实施例中， 形成第一预定高度的光刻胶51后，第一衬垫层42被光刻胶51分为两部分， 上部第一衬垫层421和下部第一衬垫层422。

结合参考图3和图4d，执行步骤S203，去除未被所述第一预定高度的光 刻胶51覆盖的第一衬垫层。在本发明具体实施例中，第一衬垫层42被光刻 胶51分为两部分，上部第一衬垫层421和下部第一衬垫层422。如果第一衬 垫层的材料为正硅酸乙脂，用氢氟酸去除未被所述第一预定高度的光刻胶覆 盖的第一衬垫层，即用氢氟酸去除未被所述光刻胶覆盖的上部第一衬垫层 421，其中，氢氟酸的浓度为10％～0.5％。如果第一衬垫层材料为氮化硅，用 磷酸去除未被所述光刻胶覆盖的第一衬垫层，即用磷酸去除未被所述光刻胶 覆盖的第一衬垫层上部第一衬垫层421，其中，使用的磷酸为纯磷酸。

结合参考图3和图4e，执行步骤S204，去除沟槽50内的第一预定高度 的光刻胶51。在本发明的具体实施例中，利用灰化工艺去除沟槽50内第一预 定高度的光刻胶51，其方法为本领域的公知技术，此不做详细说明。

结合参考图3和图4f，执行步骤S205，在去除沟槽内的所述第一预定高 度的光刻胶后，形成第二衬垫层43，所述第二衬垫层43覆盖所述半导体衬底 40的表面、沟槽50的侧壁，并在所述沟槽内形成封口。在图示中，虚线为第 一衬垫层和第二衬垫层的分界线，在本发明的具体实施例中，所述第二衬垫 层43的材料为正硅酸乙脂(TEOS)或者氮化硅，与第一衬垫层的材料相同， 因此在形成第二衬垫层40后，第一衬垫层和第二衬垫层由于材料相同，混为 一层。沉积形成第二衬垫层43的厚度与具体的工艺相关，在本发明具体实施 例中，第二衬垫层43将沟槽50在所述第一衬垫层与所述第二衬垫层相接位 置附近将所述沟槽50封口，即第二衬垫层43在沟槽内部产生封口，此时可 以停止沉积正硅酸乙脂(TEOS)，图示中空隙60为形成封口后，由于正硅酸 乙脂(TEOS)沉积的非均匀性，在沟槽50下部形成空隙。在本发明具体实 施例中，参考图4f，产生的封口在第一衬垫层和第二衬垫层的相接位置呈向 下凹状，且封口底部至封口顶部的侧壁非垂直状。

结合参考图3和图4g，执行步骤S206，在形成封口后，在所述沟槽50 内填充第二预定高度H₂的光刻胶52，该第二预定高度H₂为封口底部至所述 预定位置的距离。在本发明的具体实施方式中，光刻胶52的高度由封口位置 和需要形成的瓶式沟槽的瓶颈的底部(即预定位置)之间距离确定，也就是 说，光刻胶52起到定位瓶颈位置的作用，即定位瓶颈的底部位置的作用，在 本发明的具体实施例中，第二预定高度H₂的光刻胶满足的条件为：所述第二 预定高度的光刻胶的顶部至沟槽顶部的距离为沟槽深度的1/10～1/5，优选为 1/7。第二预定高度的光刻胶52与第一预定高度的光刻胶51的顶部位置均在 预定位置处，在实际的工艺中，第二预定高度的光刻胶52的高度会稍微比第 一预定高度的光刻胶51的高度高，其所起的作用均为定位瓶颈位置的作用， 以及在相应的工艺步骤中起到掩膜的作用。在本发明具体实施例中，形成第 二预定高度H₂的光刻胶52的方法包括：在所述沟槽内填满光刻胶；回刻填 满的光刻胶形成第二预定高度的光刻胶。具体为在晶圆上旋涂光刻胶，光刻 胶在旋涂的过程中填充在沟槽50，在光刻胶填满沟槽50后，回刻填满的光刻 胶形成第二预定高度的光刻胶52。之后，去除晶圆表面的光刻胶。形成第二 预定高度的光刻胶52后，在本发明具体实施例中，第二衬垫层43被光刻胶 52分为两部分，第二预定高度的光刻胶52之上的第二衬垫层431和第二预定 高度的光刻胶52之下的第二衬垫层432。

结合参考图3和图4h，执行步骤S207，以所述第二预定高度的光刻胶52 为掩膜，去除该第二预定高度的光刻胶52之上的第二衬垫层431。去除第二 预定高度的光刻胶之上的第二衬垫层431包括：如果第二衬垫层的材料为正 硅酸乙脂，用氢氟酸去除第二预定高度的光刻胶52之上的第二衬垫层，即用 氢氟酸去除用氢氟酸去除第二预定高度的光刻胶52之上的第二衬垫层431， 其中，氢氟酸的浓度为10％～0.5％。如果第二衬垫层材料为氮化硅，用磷酸去 除第二预定高度的光刻胶52之上的第一衬垫层，即用磷酸去除第二预定高度 的光刻胶52之上的第二衬垫层431，使用的磷酸为纯磷酸。

结合参考图3和图4i，执行步骤S208，去除所述第二预定高度的光刻胶 52。在本发明的具体实施例中，利用灰化工艺去除沟槽50内第二预定高度的 光刻胶52，其方法为本领域的公知技术，此不做详细说明。

结合参考图3和图4j，执行步骤S209，在去除所述第二预定高度的光刻 胶52后，在所述半导体衬底的表面及沟槽内形成湿法刻蚀阻挡层44，所述湿 法刻蚀阻挡层44覆盖所述半导体衬底表面、所述封口以及封口上的沟槽侧壁， 所述湿法刻蚀阻挡层的材料为氮化硅或二氧化硅。在本发明具体实施例中， 用原子层沉积方法在所述半导体衬底40的表面及沟槽50内形成湿法刻蚀阻 挡层44。在本发明其他实施例中，也可以使用低压气相沉积方法在所述半导 体衬底的表面及沟槽内形成湿法刻蚀阻挡层。

结合参考图3和图4k，执行步骤S210，去除所述半导体衬底表面以及覆 盖所述封口的湿法刻蚀阻挡层44。所述去除所述半导体衬底表面以及覆盖所 述封口的湿法刻蚀阻挡层包括：用干法刻蚀去除所述半导体衬底表面以及覆 盖所述封口的湿法刻蚀阻挡层。如果湿法刻蚀阻挡层的材料为氮化硅，则碳 氢氟化合物气体刻蚀氮化硅，以去除半导体衬底表面以及覆盖所述封口的湿 法刻蚀阻挡层。如果湿法刻蚀阻挡层的材料为二氧化硅，则用氟碳化合物气 体刻蚀二氧化硅，以去除半导体衬底表面以及覆盖所述封口的湿法刻蚀阻挡 层。所述沟槽侧壁的湿法刻蚀阻挡层由于位于沟槽的侧壁上，干法刻蚀不会 将其去除，在用干法刻蚀去除湿法刻蚀阻挡层时，只是将半导体衬底表面以 及覆盖封口的湿法刻蚀阻挡层去除。

结合参考图3和图41，执行步骤S211，以湿法刻蚀阻挡层为掩膜，湿法 刻蚀去除沟槽内50的第一衬垫层和第二衬垫层。在本发明具体实施例中，用 氢氟酸或者磷酸去除沟槽内50的第一衬垫层和第二衬垫层。如果第一衬垫层 和第二衬垫层的材料为正硅酸乙脂，用氢氟酸去除沟槽内50剩余的第一衬垫 层和第二衬垫层。如果第一衬垫层和第二衬垫层的材料为氮化硅，用磷酸去 除沟槽内50剩余的第一衬垫层和第二衬垫层。

结合参考图3和图4m，执行步骤S3，以所述湿法刻蚀阻挡层为掩膜，湿 法刻蚀所述沟槽形成瓶式沟槽。所述以所述湿法刻蚀阻挡层为掩膜，湿法刻 蚀所述沟槽形成瓶式沟槽包括：以所述湿法刻蚀阻挡层为掩膜，用氨水刻蚀 所述沟槽形成瓶式沟槽。

结合参考图3和图4n，执行步骤S4，去除所述瓶式沟槽内的湿法刻蚀阻 挡层44。在本发明具体实施例中，去除所述瓶式沟槽内的湿法刻蚀阻挡层44 的方法为湿法刻蚀，如果湿法刻蚀阻挡层44的材料为氮化硅，使用纯磷酸去 除沟槽侧壁的湿法刻蚀阻挡层；如果湿法刻蚀阻挡层44的材料为二氧化硅， 使用氢氟酸去除沟槽侧壁的湿法刻蚀阻挡层，氢氟酸的浓度为10％～0.5％。

本发明通过形成氮化硅湿法刻蚀阻挡层或二氧化硅湿法刻蚀阻挡层，代 替现有技术中的氧化铝湿法刻蚀阻挡层，从而不会存在金属污染的问题。

在本发明的具体实施例中，利用原子层沉积方法或低压气相化学沉积方 法形成氮化硅湿法刻蚀阻挡层或者二氧化硅湿法刻蚀阻挡层，具有很好的均 匀性，因此可以解决现有技术中随着沟槽的开口越来越小，湿法刻蚀阻挡层 的均匀性以及深度很难控制的技术问题。

另外，在本发明的具体实施例中，形成氮化硅湿法刻蚀阻挡层或者二氧 化硅湿法刻蚀阻挡层不需要特殊的反应腔以及特殊工艺，因此可以在现有的 反应腔内进行，扩大现有的反应腔的工艺能力，也就是说，可以在现有的反 应腔中进行更多的工艺，减少装置成本。

本发明还提供一种形成瓶式沟槽电容器的方法，参考图5，包括用以上所 述的方法形成瓶式沟槽；在所述瓶式沟槽内填充预定厚度的电容器介质层61， 即在形成瓶式沟槽后，在瓶式沟槽的侧壁以及底部形成覆盖侧壁表面和底部 表面的电容器介质层61；之后，在沟槽内填充半导体材料62，在本发明具体 实施例中，填充的半导体材料为多晶硅，电容器介质层为二氧化硅。在本发 明其他实施例中，电容器介质层也可以为本领域人员公知的其他介质材料。 在本发明的具体实施例中，半导体衬底40为多晶硅衬底，其充当电容器的第 一极板；填充的半导体材料62，即多晶硅充当电容器的第二极板。

以上所述仅为本发明的具体实施例，为了使本领域技术人员更好的理解 本发明的精神，然而本发明的保护范围并不以该具体实施例的具体描述为限 定范围，任何本领域的技术人员在不脱离本发明精神的范围内，可以对本发 明的具体实施例做修改，而不脱离本发明的保护范围。