共栅极共源极放大器

摘要

本发明揭示用于将共源极及共栅极放大器拓扑集成于单一放大器设计中的技术。在一方面中，将输入电压提供到共源极放大器及共栅极放大器两者。将所述共源极放大器及所述共栅极放大器的输出电压提供到差分块以用于产生与所述输出电压之间的差成比例的单端电压。当应用于(例如)低噪声放大器LNA的设计时，所揭示的技术可提供优于现有技术的经改良的噪声性能。

说明书

技术领域

本发明涉及集成电路(IC)设计，且更确切地说，涉及用于设计共栅极共源极放大器的技术。

背景技术

在晶体管放大器设计中，两个常用电路拓扑为共栅极放大器及共源极放大器。共栅极放大器及共源极放大器可用于(例如)针对射频集成电路(RFIC)的低噪声放大器(LNA)的设计中。在典型LNA设计中，共源极放大器可提供良好的噪声性能的优点，但具有输入匹配范围较窄的缺点。另一方面，共栅极放大器可提供稳固的输入匹配的优点，但具有较高的噪声指数(NF)。

存在用于将共栅极拓扑及共源极拓扑统一到单一放大器设计中的现有技术。参见(例如)布莱克密耳(Blaakmeer)等人的“具有同时输出平衡、噪声消除及失真消除的宽带平衡/不平衡转换器-LNA(Wideband Balun-LNA With Simultaneous OutputBalancing，Noise-Canceling and Distortion-Canceling)”(IEEE固态电路期刊，第43卷，第6期，2008年6月，第1341页到第1350页)。将需要改良所述统一化的共栅极共源极放大器的性能，(例如)以减小所述放大器的噪声指数使其优于可从现有技术得到的放大器。

发明内容

附图说明

图1说明根据本发明的共栅极共源极放大器的示范性实施例。

图2说明图1中所展示的放大器的示范性实施例。

图2A及图2B说明在共栅极共源极放大器的操作期间存在的信号电流及电压。

图3说明根据本发明的差分块的替代示范性实施例。

图4说明本发明的示范性实施例，其中差分块的多个例子耦合到电压V_CG及V_CS。

图5说明根据本发明的方法的示范性实施例。

图6说明可在其中实施本发明的技术的无线通信装置的设计的框图。

具体实施方式

下文中结合附图所阐述的详细描述意在作为本发明的示范性实施例的描述，且不意在表示可实践本发明的仅有的示范性实施例。贯穿此描述所使用的术语“示范性”意谓“充当实例、例子或说明”，且未必应被解释为比其它示范性实施例优选或有利。详细描述出于提供对本发明的示范性实施例的透彻理解的目的而包括特定细节。所属领域的技术人员应了解，可在无这些特定细节的情况下实践本发明的示范性实施例。在一些例子中，以框图形式来展示众所周知的结构及装置，以便避免使本文中所呈现的示范性实施例的新颖性模糊。

图1说明根据本发明的共栅极共源极放大器100的示范性实施例。在图1中，输入电压V_IN交流耦合(AC-coupled)到节点1(其中将经标记的节点描绘为附图中对应的被圈起的数字)。节点1耦合到共栅极放大器110及共源极放大器120两者的输入。共栅极放大器110在节点2处产生共栅极输出电压V_CG，且共源极放大器120在节点3处产生共源极输出电压V_CS。V_CG及V_CS耦合到差分块130的输入，差分块130将V_CG与V_CS之间的电压差转换为单端输出电压V_OUT。

图2说明图1中所展示的放大器100的示范性实施例100.1。在图2中，输入电压V_IN经由耦合电容器C1而交流耦合到节点1。节点1同时耦合到共栅极放大器110的示范性例子110.1的输入，且耦合到共源极放大器120的示范性例子120.1的输入。

共栅极放大器110.1包括通过电压VB加偏压的晶体管M1。M1的源极耦合到节点1，且进一步耦合到电源阻抗Z_S。M1的漏极耦合到节点2，且进一步耦合到负载阻抗Z_L。展示电流源I_n耦合于晶体管M1的漏极与源极之间。在一示范性实施例中，电流源I_n可表示来自晶体管M1的信道电流噪声贡献。共栅极放大器110.1在节点2处产生与节点1处的共栅极输入电压有关的共栅极输出电压V_CG，所述共栅极输入电压是从放大器输入电压V_IN导出。

一般所属领域的技术人员应了解，在共栅极放大器的示范性实施例中，电源阻抗Z_S可包括电阻，或电感，或电流源输出，等等。另外，负载阻抗Z_L可包括电感，或电阻，或任何其它负载元件。预期所述示范性实施例将在本发明的范畴内。

如图2中进一步展示，共源极放大器120.1包括互补晶体管M2及M3。注意，在本说明书中及在权利要求书中，术语“互补”可指代“P型”晶体管与“N型”晶体管之间的关系。举例来说，NMOS晶体管的互补晶体管可为PMOS晶体管，且PMOS晶体管的互补晶体管可为NMOS晶体管。

在共源极放大器120.1中，节点1处的信号电压分别经由耦合电容器C2及C3交流耦合到M2及M3的栅极。共源极放大器120.1在节点3处产生与节点1处的共源极输入电压有关的共源极输出电压V_CS。

注意，M2及M3的DC偏压未明确地展示于图1中，但可容易地由一般所属领域的技术人员导出。

一般所属领域的技术人员应了解，在本发明的替代示范性实施例中，共源极放大器可具有与图2中所展示的配置不同的配置。举例来说，可将共源极放大器120.1中的互补晶体管M2及M3中的任一者省去并由(例如)例如电阻或电感的无源负载替换。另外，可将源极退化(未图示)并入于共源极放大器中。在替代示范性实施例(未图示)中，共源极放大器的输出可进一步耦合到级联晶体管以(例如)缓冲共源极放大器的输出。预期所述替代示范性实施例将在本发明的范畴内。

图2A及图2B说明在例如100.1的共栅极共源极放大器的操作期间存在的信号电流及电压。注意，仅出于说明性目的而展示图2A及图2B中的信号，且并不打算将本发明的范畴限于所描绘的任何特定信号波形。

在图2A中，将输入电压V_IN的说明性例子V_IN^*展示为信号210，相对于时间(t)来绘图。

将节点1处的归因于信号210的电压扰动展示为信号210.1。信号210.1具有与信号210相同的极性，因为节点1处的电压是经由耦合电容器C1直接交流耦合到输入电压V_IN(如图2中所展示)。

将节点2处的归因于信号210.1的电压扰动展示为信号210.2。信号210.2具有与信号210.1相同的极性。这是因为共栅极放大器110.1为非反相放大器，且因此共栅极输入节点1处的电压具有与共栅极输出节点2处的电压相同的极性。

将节点3处的归因于信号210.1的电压扰动展示为信号210.3。信号210.3具有与信号210.1相反的极性。这是因为共源极放大器120.1为反相放大器，且因此共源极输入节点1处的电压具有与共源极输出节点3处的电压相反的极性。

如从图2A所见，节点2及节点3处的归因于信号210的电压扰动具有彼此相反的极性。

现参看图2B，将来自电流源I_n的电流的说明性例子I_n^*展示为信号220。

将节点1处的归因于信号220的电压扰动展示为信号220.1。信号220.1具有与信号220相同的极性，因为来自I_n的电流经由电源阻抗Z_S流到地面。

将节点2处的归因于信号220的电压扰动展示为信号220.2。信号220.2具有与信号220相反的极性，因为来自I_n的电流经由负载阻抗Z_L而来源自VDD。

将节点3处的归因于信号220的电压扰动展示为信号220.3。信号220.3具有与信号220.1相反的极性，因为共源极放大器120.1为反相放大器，且因此共源极输入节点1处的电压具有与共源极输出节点3处的电压相反的极性。

如从图2B所见，节点2及节点3处的归因于信号220的电压扰动具有相同极性。

基于前述描述，应了解，通过适当地产生节点2处的电压V_CG与节点3处的电压V_CS之间的差，可增强归因于信号输入电压V_IN的电压扰动，而同时可消除归因于噪声电流源I_n的电压扰动。

再次参看图2，展示差分块130的示范性例子130.1用于产生单端输出电压V_OUT，所述单端输出电压V_OUT与电压V_CG与V_CS之间的差成比例。差分块130.1包括耦合到PMOS晶体管M4的NMOS晶体管M5，以及电源阻抗Z_S1及Z_S2。注意，未明确地展示M4及M5的DC偏压细节，但可容易地由一般所属领域的技术人员导出。

在差分块130.1中，节点2处的V_CG经由耦合电容器C6交流耦合到NMOS晶体管M5的栅极，而节点3处的V_CS经由耦合电容器C7交流耦合到M5的源极。根据MOS晶体管操作，M5产生与M5的栅极到源极电压(V_GS)成比例的漏极电流I_DS(图2中未标记)。因此，I_DS连同输出电压V_OUT与V_CG与V_CS之间的电压差成比例。

在所展示的差分块的示范性实施例130.1中，还提供PMOS晶体管M4，其串联耦合于供电电压VDD与晶体管M5的漏极之间。M4以类似于针对M5所描述的方式的方式起作用，其中电压V_CG经由耦合电容器C4交流耦合到M4的栅极，且电压V_CS经由耦合电容器C5交流耦合到M4的源极。PMOS晶体管M4的供应进一步增强了与V_CG与V_CS之间的差成比例的漏极电流I_DS及输出电压V_OUT。

应了解，在差分块130.1中提供PMOS晶体管M4及NMOS晶体管M5两者有利地改良差分块130.1的增益，且因此改良放大器100.1的增益，使其优于由仅提供晶体管中的单一者所可能实现的增益。另外，晶体管M4及M5两者可共享同一DC偏压电流，因此使差分块130的额外电流消耗最小。然而，一般所属领域的技术人员应了解，在替代示范性实施例(未图示)中，可省去晶体管M4或M5中的任一者。预期所述替代示范性实施例将在本发明的范畴内。

在一替代示范性实施例(未图示)中，可使V_CG及V_CS到晶体管M4及/或M5的耦合反向(例如，V_CG可耦合到M4及M5的源极，且V_CS可耦合到M4及M5的栅极)以产生与V_CG与V_CS之间的差成比例的漏极电流I_DS。预期所述替代示范性实施例将在本发明的范畴内。

图3说明根据本发明的差分块130的替代示范性实施例130.2。

在图3中，展示包括差分晶体管对M6及M7的差分放大器310。M6及M7的栅极分别经由耦合电容器C8及C9交流耦合到来自共栅极共源极放大器100的节点2及3的电压V_CG及V_CS。负载阻抗Z_L1及Z_L2耦合到晶体管对的漏极。一般所属领域的技术人员应了解，电压V_CG与V_CS之间的差将使来自尾电流源I_S的电流被引向差分对的两个分支中的一者，因此在晶体管对的漏极处产生对应的差分电压V_DIFF。差分电压V_DIFF耦合到差分到单端转换块320以产生单端电压V_OUT。在示范性实施例(未图示)中，可将此项技术中已知的用于差分到单端转换的任何电路架构用于差分到单端转换块320。

图4说明本发明的示范性实施例400，其中差分块130的多个例子130I及130Q耦合到电压V_CG及V_CS。差分块130I及130Q分别有利地产生重复的输出电压V_OUTI及V_OUTQ，可将所述重复的输出电压V_OUTI及V_OUTQ供应到(例如)本发明的通信接收器示范性实施例中的四相(例如，I及Q)下变频转换混频器(未图示)。差分块130I及130Q因此还可充当缓冲器以使本发明的LNA示范性实施例的输出与接收电路的其它部分分离。

图5说明根据本发明的方法500的示范性实施例。注意，仅出于说明目的而给出图5中所展示的方法，且并不打算将本发明的范畴限于所展示的任何特定方法。

在图5中，在框510处，使用共栅极放大器来放大输入电压以产生共栅极输出电压。在一示范性实施例中，如图2中所展示，输入电压可为电压V_IN，共栅极放大器可为示范性共栅极放大器110.1，且共栅极输出电压可为V_CG。

在框520处，使用共源极放大器来放大输入电压以产生共源极输出电压。在一示范性实施例中，如图2中所展示，输入电压可为电压V_IN，共源极放大器可为示范性共源极放大器120.1，且共源极输出电压可为V_CS。

在框530处，可使用差分块来产生共栅极输出电压与共源极输出电压之间的差以得到单端输出电压。在一示范性实施例中，如图2中所展示，差分块可为差分块130.1或130.2，且单端输出电压可为V_OUT。

图6说明可在其中实施本发明的技术的无线通信装置600的设计的框图。在图6中所展示的设计中，无线装置600包括收发器620及数据处理器610，所述数据处理器610具有存储器612以存储数据及程序代码。收发器620包括支持双向通信的发射器630及接收器650。大体而言，无线装置600可包括用于任何数目个通信系统及频带的任何数目个发射器及任何数目个接收器。

可以超外差式架构或直接转换式架构来实施发射器或接收器。在超外差式架构中，在多个级中于射频(RF)与基带之间对信号进行频率转换，例如，在一个级中从RF转换到中频(IF)，且接着针对接收器在另一级中从IF转换到基带。在直接转换式架构中，在一个级中于RF与基带之间对信号进行频率转换。超外差式架构及直接转换式架构可使用不同电路块及/或具有不同要求。在图6中所展示的设计中，以直接转换式架构来实施发射器630及接收器650。

在发射路径中，数据处理器610处理待发射的数据且将I模拟输出信号及Q模拟输出信号提供到发射器630。在发射器630内，低通滤波器632a及632b分别对I模拟输出信号及Q模拟输出信号进行滤波，以移除由先前数/模转换所引起的多余图像。放大器(Amp)634a及634b分别放大来自低通滤波器632a及632b的信号，且提供I基带信号及Q基带信号。上变频转换器640通过来自TX LO信号产生器670的I发射(TX)局部振荡(LO)信号及Q发射(TX)局部振荡(LO)信号对I基带信号及Q基带信号进行上变频转换且提供经上变频转换的信号。滤波器642对所述经上变频转换的信号进行滤波以移除由频率上变频转换引起的多余图像以及接收频带中的噪声。功率放大器(PA)644放大来自滤波器642的信号以获得所要的输出功率电平且提供发射RF信号。发射RF信号经由双工器或开关646路由且经由天线648发射。

在接收路径中，天线648接收由基站发射的信号且提供经接收的RF信号，所述经接收的RF信号经由双工器或开关646路由且被提供到低噪声放大器(LNA)652。通过LNA 652放大所述经接收的RF信号且通过滤波器654对所述经接收的RF信号进行滤波以获得所要的RF输入信号。下变频转换器660通过来自接收(RX)LO信号产生器680的I接收(RX)LO信号及Q接收(RX)LO信号对RF输入信号进行下变频转换且提供I基带信号及Q基带信号。通过放大器662a及662b放大I基带信号及Q基带信号且进一步通过低通滤波器664a及664b对I基带信号及Q基带信号进行滤波以获得I模拟输入信号及Q模拟输入信号，将所述I模拟输入信号及Q模拟输入信号提供到数据处理器610。

在一示范性实施例中，可容易地将本发明的技术应用于(例如)无线通信装置600中的LNA 652的设计。举例来说，可利用图4中所展示的电路400来产生经接收的RF信号的重复版本以供所展示的接收器的四相下变频转换分支进行处理，而LNA 652自身可采用本文中参看图2所描述的共栅极共源极技术。预期所述示范性实施例将在本发明的范围内。

TX LO信号产生器670产生用于进行频率上变频转换的I TX LO信号及Q TX LO信号。RX LO信号产生器680产生用于进行频率下变频转换的I RX LO信号及Q RX LO信号。每一LO信号为具有特定基本频率的周期信号。PLL 672接收来自数据处理器610的时序信息且产生用以调整来自LO信号产生器670的TX LO信号的频率及/或相位的控制信号。类似地，PLL 682接收来自数据处理器610的时序信息且产生用以调整来自LO信号产生器680的RX LO信号的频率及/或相位的控制信号。

图6展示一实例收发器设计。大体而言，可通过放大器、滤波器、上变频转换器、下变频转换器等的一个或一个以上级来执行对发射器及接收器中的信号的调节。可与图6中所展示的配置不同地来布置这些电路块。另外，还可使用图6中未展示的其它电路块来调节发射器及接收器中的信号。还可省去图6中的一些电路块。可在一个或一个以上模拟集成电路(IC)、RF IC(RFIC)、混频信号IC等上实施整个收发器620或收发器620的一部分。

LO信号产生器670及680可各自包括一分频器，所述分频器接收时钟信号且提供分频器输出信号。所述时钟信号可由压控振荡器(VCO)或某些其它类型的振荡器来产生。所述时钟信号也可称作VCO信号、振荡器信号，等等。

一般所属领域的技术人员应了解，虽然已展示本发明的特定示范性实施例利用(例如)一个或一个以上NMOS或PMOS晶体管来执行给定功能，但可容易地根据本发明中所揭示的原理导出利用所述晶体管的互补版本的替代示范性实施例。举例来说，通过可容易地由一般所属领域的技术人员导出的适当修改，在展示NMOS晶体管的任何地方，大体上也可使用PMOS晶体管，且反之亦然。预期所述替代示范性实施例将在本发明的范畴内。

一般所属领域的技术人员还应了解，虽然已参考MOS晶体管(即，MOSFET)描述了本发明的示范性实施例，但本发明的技术无需限于基于MOSFET的设计，而可容易地应用于使用双极结晶体管(或BJT)及/或其它三端跨导装置的替代示范性实施例(未图示)。举例来说，在一示范性实施例(未图示)中，所描述的放大器中的任一者可利用BJT而非MOSFET，其中如分别针对所展示的MOSFET的漏极、栅极及源极所展示般来耦合BJT的集极、基极及射极。另外，除非另外注明，否则在本说明书及在权利要求书中，术语“漏极”、“栅极”及“源极”可涵盖与MOSFET相关联的那些术语的常规意义，以及其它三端跨导装置(例如，BJT)的对应节点，所述对应对于电路设计领域的一般技术人员而言将为显而易见的。

在本说明书及在权利要求书中，应理解，当一元件被称为“连接”或“耦合”到另一元件时，其可直接连接或耦合到另一元件或可存在中间元件。相对而言，当一元件被称为“直接连接”或“直接耦合”到另一元件时，不存在中间元件。

所属领域的技术人员应理解，可使用多种不同技艺及技术中的任一者来表示信息及信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示可贯穿以上描述而引用的数据、指令、命令、信息、信号、位、符号及码片。

所属领域的技术人员应进一步了解，结合本文中所揭示的示范性实施例所描述的各种说明性逻辑块、模块、电路及算法步骤可实施为电子硬件、计算机软件或电子硬件与计算机软件两者的组合。为了清楚地说明硬件与软件的此互换性，上文已大体上在功能性方面描述各种说明性组件、块、模块、电路及步骤。将所述功能性实施为硬件还是软件视特定应用及强加于整个系统的设计约束而定。所属领域的技术人员可针对每一特定应用以不同方式来实施所描述的功能性，但不应将所述实施决策解释为导致脱离本发明的示范性实施例的范围。

可通过通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或经设计以执行本文中所描述的功能的其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行结合本文中所揭示的示范性实施例而描述的各种说明性逻辑块、模块及电路。通用处理器可为微处理器，但在替代例中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器也可实施为计算装置的组合，例如，DSP与微处理器的组合、多个微处理器、结合DSP核心的一个或一个以上微处理器，或任何其它此类配置。

结合本文中所揭示的示范性实施例所描述的方法或算法的步骤可直接以硬件、以通过处理器所执行的软件模块或以硬件与软件模块两者的组合加以体现。软件模块可驻留于随机存取存储器(RAM)、闪存、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、寄存器、硬盘、可装卸盘、CD-ROM或此项技术中已知的任何其它形式的存储媒体中。示范性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息及将信息写入到存储媒体。在替代例中，存储媒体可与处理器形成一体。处理器及存储媒体可驻留于ASIC中。ASIC可驻留于用户终端中。在替代例中，处理器及存储媒体可作为离散组件而驻留于用户终端中。

在一个或一个以上示范性实施例中，可以硬件、软件、固件或其任何组合来实施所描述的功能。如果以软件加以实施，则可将所述功能作为一个或一个以上指令或代码而存储于计算机可读媒体上或经由计算机可读媒体进行传输。计算机可读媒体包括计算机存储媒体及通信媒体两者，通信媒体包括促进计算机程序从一处传送到另一处的任何媒体。存储媒体可为可通过计算机存取的任何可用媒体。通过实例而非限制，所述计算机可读媒体可包含RAM、ROM、EEPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用以载运或存储呈指令或数据结构的形式的所要程序代码且可通过计算机存取的任何其它媒体。又，将任何连接恰当地称为计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字用户线(DSL)，或例如红外线、无线电及微波的无线技术而从网站、服务器或其它远程源传输软件，则同轴电缆、光纤电缆、双绞线、DSL或例如红外线、无线电及微波的无线技术包括于媒体的定义中。如本文中所使用，磁盘及光盘包括压缩光盘(CD)、激光光盘、光盘、数字多功能光盘(DVD)、软性磁盘及蓝光光盘，其中磁盘通常以磁性方式再生数据，而光盘通过激光以光学方式再生数据。上述各物的组合也应包括于计算机可读媒体的范畴内。

提供所揭示的示范性实施例的前述描述以使任何所属领域的技术人员均能够制造或使用本发明。在不脱离本发明的精神或范畴的情况下，对这些示范性实施例的各种修改对于所属领域的技术人员将易于显而易见，且本文中所界定的一般原理可应用于其它示范性实施例。因此，本发明不意在限于本文中所展示的示范性实施例，而应被赋予与本文中所揭示的原理及新颖特征一致的最广泛范畴。