公开/公告号CN102254786A
专利类型发明专利
公开/公告日2011-11-23
原文格式PDF
申请/专利权人 上海华虹NEC电子有限公司;
申请/专利号CN201010180108.5
发明设计人 陈福成;
申请日2010-05-20
分类号H01L21/00(20060101);H01L21/66(20060101);
代理机构31211 上海浦一知识产权代理有限公司;
代理人丁纪铁
地址 201206 上海市浦东新区川桥路1188号
入库时间 2023-12-18 03:43:07
法律状态公告日
法律状态信息
法律状态
2014-01-08
专利权的转移 IPC(主分类):H01L21/00 变更前: 变更后: 登记生效日:20131218 申请日:20100520
专利申请权、专利权的转移
2013-02-13
授权
授权
2012-01-04
实质审查的生效 IPC(主分类):H01L21/00 申请日:20100520
实质审查的生效
2011-11-23
公开
公开
技术领域
本发明涉及半导体集成电路制造领域,特别是涉及一种芯片的图形密 度的分析和检查方法。
背景技术
随着集成电路工艺技术的不断进步,尤其在0.13微米工艺后,硅工 艺的线宽都已小于曝光的波长长度,使得工艺的稳定性越来越难。在设计 的前期就开始考虑工艺的衍生效应,由此产生了很多的设计规则检查(DRC, Design Rule Check)。设计规则检查包括很多方面。其中,整体和局部的 图形密度(Pattern Density),对于化学机械研磨(CMP,Chemical Mechanical Polarization)和刻蚀的宏观负载(Macro Loading)都有很 大影响。在现有技术中就存在由于有源区(AA,Active Area)图形密度违 反设计规则,但是DRC并没有检查出来,直接导致产品失败的案例。
目前的局部图形密度的设计规则检查,主要为:将芯片(chip)按照 特定局部面积划分为多个局部芯片块,进行各所述局部芯片块的图形密度 的计算,判定每一块所述局部芯片块的图形密度是否达到目标图形密度。 所述目标图形密度范围是根据CMP和刻蚀工艺宏负载要求,并根据所述图 形所属的工艺层由设计规则规定。如图2所示,为现有技术芯片的局部图 形密度检查方法一的示意图,此时步长等于局部芯片块的边长,其中实线 大正方形为芯片,实线小正方形为第一个测量图形密度的局部芯片块,虚 线为经过一个步长后的相邻的第二个测量图形密度的局部芯片块。如图3 所示,为现有技术芯片的局部图形密度检查方法二的示意图,此时步长小 于局部芯片块的边长,其中实线大正方形为芯片,实线小正方形为第一个 测量图形密度的局部芯片块,虚线为经过一个步长后的第二个测量图形密 度的局部芯片块,第二个局部芯片块能与前一个局部芯片块重叠。
上述检查方法一和二,都会遗漏一些情况,造成检查失败。如图4 所示,实线大正方形为芯片,实线小正方形为测量图形密度的局部芯片块, 虚线小正方形为图形密度的不满足设计规则的局部芯片块;由于现有技术 只能测量如实线小正方形所示的局部芯片块,而对于虚线小正方形所示的 局部芯片块的图形密度是不能通过测量得到的,所以即使当所有实线小正 方形所示的局部芯片块的图形密度都达到目标图形密度时,也不能确定虚 线小正方形所示的局部芯片块的图形密度为正常值;当虚线小正方形所示 的局部芯片块的图形密度超出目标值时,就会使产品失败。所以现有技术 芯片的局部图形密度检查方法存在检查盲区,使得如图4虚线小正方形所 示的局部芯片块被漏检。
但是,如果简单地将局部面积缩小,会引起很多错误报警,必须人工 筛查,这样反而不能达到检查的效果。
发明内容
本发明所要解决的技术问题是提供一种芯片的局部图形密度的分析 和检查方法,能在不增加检查图形密度出现虚假报警情况下,增加图形密 度的检查能力。
为解决上述技术问题,本发明提供的芯片的局部图形密度的分析和检 查方法,包括如下步骤:
步骤一、根据化学机械研磨和刻蚀工艺宏负载要求定义局部面积的大 小;将所述芯片划分成由多个等面积的局部芯片块组成的结构,各所述局 部芯片块的面积等于所述局部面积;所述局部面积的尺寸范围为0.0025 微米2~250000微米2。所述局部芯片块的形状能为任何一特定图形如矩 形、圆形或椭圆形等。
步骤二、将各所述局部芯片块切分为由多个等面积的局部芯片小块组 成的结构,各所述局部芯片小块的面积为小块面积。各所述局部芯片块切 分为局部芯片小块的份数为:2~1010。所述局部芯片小块为一特定图形如 矩形、三角形等。
步骤三、测量各所述局部芯片小块的图形密度。
步骤四、根据所测量的各所述局部芯片小块的图形密度值、并按照各 所述局部芯片小块在所述芯片上的实际位置绘制出所述芯片的图形密度 的二维等高线图。
步骤五、根据所述二维等高线图,采用手动计算或编程计算的方法计 算在所述二维等高线图中的是否存在面积大于所述局部面积、且图形密度 值超出目标图形密度范围的区域;所述目标图形密度范围是根据CMP和刻 蚀工艺宏负载要求,并根据所述图形所属的工艺层由设计规则规定。
步骤六、如果在所述二维等高线图中的存在面积大于所述局部面积、 且图形密度值超出目标图形密度范围的区域,则需要修改设计图形;如果 在所述二维等高线图中的不存在面积大于所述局部面积、且图形密度值超 出目标图形密度范围的区域,则不需要修改设计图形。
本发明的有益效果为:
1、本发明能够增加图形密度的检查能力,且方法直接、简单,不容 易遗漏不满足图形密度的区域。
2、由于本发明不用缩小局部面积,即不是通过缩小局部面积来提高 图形密度的检查能力,故本发明能够避免由于缩小局部面积而出现过多的 虚假报警。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是本发明方法的流程图;
图2是现有技术芯片的局部图形密度检查方法一的示意图;
图3是现有技术芯片的局部图形密度检查方法二的示意图;
图4是现有技术芯片的局部图形密度检查方法漏检时示意图;
图5是本发明实施例方法绘制的二维等高线图。
具体实施方式
下面列举一个本发明实施例并结合现有技术来说明本发明的优点。对 于一要求测量的芯片,把所述芯片按照一局部面积的大小分成多个矩形的 局部芯片块,并且假设该种芯片的具有局部面积大小的所述局部芯片块的 目标图形密度范围为<=30%。在本发明实施例中,所述芯片按照所述局部 面积的大小分成X方向3等份,Y方向4等份的12个相同所述局部芯片 块。
一、采用现有技术芯片的局部图形密度检查方法一对所述芯片进行检 查,得到如表1所述的数据,可以看出共检查了12各所述局部芯片块的 图形密度,并且所有的所述局部芯片块的图形密度都小于30%。即现有技 术芯片的局部图形密度检查方法一的检查结果为合格的。
表1
二、采用现有技术芯片的局部图形密度检查方法二对所述芯片进行检 查,假设X方向和Y方向的步长都减为上述的一半,得到如表2所述面积 为局部面积大小的局部芯片块的图形密度数据。可以看出所有的所述局部 芯片块的图形密度都小于30%。即现有技术芯片的局部图形密度检查方法 二的检查结果为合格的。
表2
三、采用本发明实施例提供的芯片的局部图形密度的分析和检查方法 对所述芯片进行检查,按照上述的所述局部面积对所述芯片划分成12个 相同矩形形状的所述局部芯片块后,还包括如下步骤:
步骤二、将各所述局部芯片块切分为由多个等面积的局部芯片小块组 成的结构,切分方法为:各所述局部芯片进行在X方向4等份、Y方向4 等份的切分得到16个相同矩形形状的所述局部芯片小块。
步骤三、测量各所述局部芯片小块的图形密度;得到如表3所述的数 据。可以看出部分所述局部芯片小块的图形密度大于30%。
表3
步骤四、根据所测量的各所述局部芯片小块的图形密度值、并按照各 所述局部芯片小块在所述芯片上的实际位置绘制出所述芯片的图形密度 的二维等高线图。即按照如表3所述的数据绘制出如图5所示的本发明实 施例方法绘制的二维等高线图。在图5中,<=10%、<=20%、<=30%、<=40% 以及>40%的值各用不同的颜色标出,以利于快速区分出所述芯片上各处的 图形密度。
步骤五、根据图5,找出大于30%的图形块,即找出<=40%以及>40% 对应的颜色块,采用手动计算或编程计算的方法计算大于30%的图形块中 是否存在面积大于所述局部面积的图形块。如图5中用虚线圆圈处所示, 在坐标(3,3)到坐标(7,7)之间的可能存在不满足图形密度标准即大于上 限值30%的具有局部面积大小的所述局部芯片块存在。通过计算能得到两 块局部芯片块的图形密度大于上限值30%,所述两块局部芯片块分别为坐 标(4,4)到坐标(7,7)即对应于如表3所述的横坐标为X4~X7、纵坐标为 Y4~Y7的局部芯片块、以及坐标(4,3)到坐标(7,6)即对应于如表3所述 的横坐标为X4~X7、纵坐标为Y3~Y6的局部芯片块。
步骤六、由于存在两块局部芯片块超标,故所述芯片设计不合格,需 要修改设计图形。
通过以上实施例可知,采用本发明实施例方法确实能够增加图形密度 的检查能力,且方法直接、简单,不容易遗漏不满足图形密度的区域。且 本发明还能够避免由于缩小局部面积而出现过多的虚假报警。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对 本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做 出许多变形和改进,这些也应视为本发明的保护范围。
机译: 点配置高密度控制方式的范围大的点矩阵芯片显示中的低密度显示点配置的位图图形数据的显示系统无效
机译: 通过排列芯片上辐射方向的电路图形密度低的外围电路区域来增加过程均匀性的半导体芯片
机译: 用于分析局部放电的图形并检测局部放电的位置的装置