串行通信设备和包括该串行通信设备的图像形成设备

摘要

一种串行通信设备和包括该串行通信设备的图像形成设备。该图像形成设备包括：感光构件；曝光部件，用于与图像相对应地曝光所述感光构件；显影部件，用于使用调色剂对形成在进行了曝光的感光构件上的静电潜像进行显影；生成部件，用于生成用于所述显影部件的波形信号；并行到串行转换部件，用于以预定采样周期对包括所生成的所述波形信号的多个信号进行并行到串行转换；串行到并行转换部件，用于以所述预定采样周期对从所述并行到串行转换部件输出的信号进行串行到并行转换；以及电压施加部件，用于向所述显影部件施加基于从所述串行到并行转换部件输出的信号中的所述波形信号的、由直流电压和叠加在该直流电压上的交流电压所构成的电压。

说明书

技术领域

本发明涉及以预定采样周期进行波形信号串行通信的串行通信设备以及包括该串行通信设备的图像形成设备。

背景技术

已知有这样一种电子照相图像形成设备，其使用在感光鼓和显影单元的显影套筒之间形成振荡电场、从而用调色剂对感光鼓上的静电潜像进行显影的显影方法。调色剂通过振荡电场的偏置电场充分附着到感光鼓的图像部分。附着到感光鼓的非图像部分的调色剂通过振荡电场的逆偏置电场而与感光鼓分离。为了形成振荡电场，将包括直流(DC)电压和叠加在直流电压上的交流(AC)电压的显影电压施加至显影套筒。日本特开平4-356076号公报讨论了一种用于对偏置电场与逆偏置电场的比率进行控制以防止调色剂残留在感光鼓的非图像部分上的技术。

可以通过将矩形波AC电压施加至显影套筒并且控制矩形波的高电平和低电平的占空比来容易地控制偏置电场与逆偏置电场的比率。更具体地，主控制电路板生成表示施加至显影套筒的AC电压的周期和占空比的显影AC时钟信号和表示施加至显影套筒的AC电压的振幅的显影AC振幅控制信号。主控制电路板将显影AC时钟信号和显影AC振幅控制信号发送至显影高电压板。显影高电压板将包括DC电压和叠加在DC电压上的AC电压的显影电压施加至显影套筒，其中AC电压与显影AC时钟信号和显影AC振幅控制信号相对应。

图像形成设备的主控制电路板还将信号发送至用于操作图像形成设备中的马达和离合器的驱动器板。用于发送这些信号的信号线连接主控制电路板和驱动器板，并且连接主控制电路板和显影高电压板。随着图像形成设备的精度、操作速度和功能多样化的提高，来自主控制电路板的信号线的数量也在增加。由于各电路板在很多情况下被配置为与主控制电路板分离，因而用很多信号线连接主控制电路板和各电路板不仅使得难以使图像形成设备小型化，还降低了在图像形成设备的组装操作时的可操作性。

发明内容

根据本发明的一个方面，一种通信设备包括：生成部件，用于生成波形信号；以及通信部件，用于以预定采样周期对所生成的波形信号进行串行通信，其中，所述预定采样周期的频率为所述波形信号的频率的整数倍。

根据本发明的另一个方面，一种包括通信设备的图像形成设备，所述通信设备包括：生成部件，用于生成波形信号；以及通信部件，用于以预定采样周期对所生成的波形信号进行串行通信，其中，所述预定采样周期的频率为所述波形信号的频率的整数倍；所述图像形成设备还包括：感光构件；曝光部件，用于与图像相对应地曝光所述感光构件；显影部件，用于使用调色剂对形成在进行了曝光的所述感光构件上的静电潜像进行显影；以及电压施加部件，用于向所述显影部件施加基于所生成的所述波形信号的电压。

根据本发明的另一个方面，一种包括通信设备的图像形成设备，所述通信设备包括：生成部件，用于生成波形信号；以及通信部件，用于以预定采样周期对所生成的波形信号进行串行通信，其中，所述预定采样周期的频率为所述波形信号的频率的整数倍；所述图像形成设备还包括：感光构件；充电部件，用于对所述感光构件进行充电；曝光部件，用于与图像相对应地曝光所述感光构件；显影部件，用于使用调色剂对形成在进行了曝光的所述感光构件上的静电潜像进行显影；以及电压施加部件，用于向所述充电部件施加基于所生成的所述波形信号的电压。

根据本发明的另一个方面，一种包括通信设备的图像形成设备，所述通信设备包括：生成部件，用于生成波形信号；以及通信部件，用于以预定采样周期对所生成的波形信号进行串行通信，其中，所述预定采样周期的频率为所述波形信号的频率的整数倍；并行到串行转换部件，用于以所述预定采样周期对包括所生成的所述波形信号的多个信号进行并行到串行转换；以及串行到并行转换部件，用于以所述预定采样周期对从所述并行到串行转换部件输出的信号进行串行到并行转换；所述图像形成设备还包括：感光构件；曝光部件，用于与图像相对应地曝光所述感光构件；显影部件，用于使用调色剂对形成在进行了曝光的所述感光构件上的静电潜像进行显影；以及电压施加部件，用于向所述显影部件施加基于从所述串行到并行转换部件输出的所述波形信号的电压。

根据本发明的另一个方面，一种包括通信设备的图像形成设备，所述通信设备包括：生成部件，用于生成波形信号；以及通信部件，用于以预定采样周期对所生成的波形信号进行串行通信，其中，所述预定采样周期的频率为所述波形信号的频率的整数倍；并行到串行转换部件，用于以所述预定采样周期对包括所生成的所述波形信号的多个信号进行并行到串行转换；以及串行到并行转换部件，用于以所述预定采样周期对从所述并行到串行转换部件输出的信号进行串行到并行转换；所述图像形成设备还包括：感光构件；充电部件，用于对所述感光构件进行充电；曝光部件，用于与图像相对应地曝光所述感光构件；显影部件，用于使用调色剂对形成在由所述曝光部件进行了曝光的所述感光构件上的静电潜像进行显影；以及电压施加部件，用于向所述充电部件施加基于从所述串行到并行转换部件输出的所述波形信号的电压。

根据本发明的另一个方面，一种图像形成设备包括：感光构件；曝光部件，用于与图像相对应地曝光所述感光构件；显影部件，用于使用调色剂对形成在由所述曝光部件进行了曝光的所述感光构件上的静电潜像进行显影；生成部件，用于生成用于所述显影部件的波形信号；并行到串行转换部件，用于以预定采样周期对包括由所述生成部件生成的所述波形信号的多个信号进行并行到串行转换；串行到并行转换部件，用于以所述预定采样周期对从所述并行到串行转换部件输出的信号进行串行到并行转换；以及电压施加部件，用于向所述显影部件施加基于从所述串行到并行转换部件输出的所述波形信号的电压。

根据本发明的另一个方面，一种图像形成设备包括：一种图像形成设备，包括：感光构件；充电部件，用于对所述感光构件进行充电；曝光部件，用于与图像相对应地曝光所述感光构件；显影部件，用于使用调色剂对形成在由所述曝光部件进行了曝光的所述感光构件上的静电潜像进行显影；生成部件，用于生成用于所述充电部件的波形信号；并行到串行转换部件，用于以预定采样周期对包括所生成的所述波形信号的多个信号进行并行到串行转换；串行到并行转换部件，用于以所述预定采样周期对从所述并行到串行转换部件输出的信号进行串行到并行转换；以及电压施加部件，用于向所述充电部件施加基于从所述串行到并行转换部件输出的所述波形信号的电压。

通过以下参考附图对典型实施例的详细说明，本发明的其它特征和方面将变得明显。

附图说明

包含在说明书中并构成说明书一部分的附图示出了本发明的典型实施例、特征和方面，并和说明书一起用于解释本发明的原理。

图1是根据本发明第一典型实施例的图像形成设备的截面图。

图2是根据第一典型实施例的主控制电路板和驱动器板的框图。

图3示出显影AC时钟信号。

图4示出分配至并行到串行转换电路的输入端口和串行到并行转换电路的输出端口的信号。

图5是并行到串行转换电路的框图。

图6是示出针对并行到串行转换电路的输入信号和输出信号的时序图。

图7是串行到并行转换电路的框图。

图8是示出针对串行到并行转换电路的输入信号和输出信号的时序图。

图9是显影高电压板的电路图。

图10A和10B是示出输入至并行到串行转换电路的显影AC时钟信号和从串行到并行转换电路输出的显影AC时钟信号之间的关系的时序图。

图11是根据第二典型实施例的主控制电路板和驱动器板的框图。

图12示出充电AC时钟信号。

图13是充电高电压板的电路图。

具体实施方式

以下将参考附图详细说明本发明的各种典型实施例、特征和方面。

图1是根据本发明第一典型实施例的图像形成设备100的截面图。图像形成设备100是使用黄色(Y)、品红色(M)、青色(C)和黑色(K)调色剂这四种颜色的调色剂来形成彩色图像的电子照相图像形成设备。图像形成设备100包括用于形成各颜色的调色剂图像的图像形成单元50Y、50M、50C和50K。图像形成单元50Y、50M、50C和50K基于各自的图像信号分别形成黄色(Y)、品红色(M)、青色(C)和黑色(K)调色剂图像。图像形成单元50Y、50M、50C和50K分别包括感光鼓1Y、1M、1C和1K(感光构件)，充电辊2Y、2M、2C和2K，激光曝光单元3Y、3M、3C和3K，显影单元4Y、4M、4C和4K，以及一次转印辊5Y、5M、5C和5K。图像形成单元50Y、50M、50C和50K各自具有相同的结构和功能，因此在以下说明中，省略标记Y、M、C和K。

充电辊2被配置为与感光鼓1接触，并通过感光鼓1的转动进行驱动和转动。将DC电压(例如，预定DC电压-1000～-1500VDC)施加至充电辊2作为充电电压。通过充电辊2将感光鼓1的表面均匀充电至预定(负)电位。可以通过除充电辊2以外的充电构件将充电电压施加至感光鼓1。此外，可以在充电构件和感光鼓1之间设置微小的间隙(例如，约10微米)，只要在充电构件和感光鼓1之间可以进行用于施加充电电压的放电即可。

激光曝光单元3基于图像信号调制激光。由激光曝光单元3调制后的激光在主扫描方向上被偏转，然后被施加至转动的感光鼓1(感光构件)上。以这种方式进行与图像相对应的曝光处理使得在感光鼓1上形成静电潜像。

显影单元4经由转动的显影套筒4a将调色剂提供至感光鼓1。将包括预定DC电压-150～-700VDC和叠加在该预定DC电压上的预定AC电压1000～2000VAC的显影电压施加至显影套筒4a。因此，将负充电后的调色剂提供至感光鼓1，并且利用调色剂对形成在感光鼓1上的静电潜像进行显影。

通过中间转印带6的移动来驱动和转动一次转印辊5。将具有与调色剂的电位相反的电位(正电位)的DC电压施加至一次转印辊5作为一次转印电压。因此，将形成在感光鼓1上的调色剂图像转印至中间转印带6上。

将由四个图像形成单元50Y～50K形成的各颜色的调色剂图像相互叠加并转印至中间转印带6上(一次转印处理)。因此，将全色调色剂图像形成和承载在中间转印带6上。通过二次转印辊8将承载在中间转印带6上的全色调色剂图像转印至从薄片盒10进给并输送至二次转印辊8和中间转印带6之间的间隙的薄片P上(二次转印处理)。将预定DC电压+500～+7000VDC施加至二次转印辊8。

将其上转印有全色调色剂图像的薄片P输送至定影装置11。定影装置11对薄片P进行加热和加压以将调色剂图像定影在薄片P上。其上定影有调色剂图像的薄片P穿过输送路径12和排出辊13，然后将该薄片P排出至排出托盘14上。

图2是图像形成设备100的主控制电路板201和图像形成单元50的驱动器板211的框图。尽管驱动器板211被配置在四个图像形成单元50Y～50K的每一个中，但图2仅示出一个驱动器板211以简化说明。

驱动器板211与将AC电压施加至图像形成单元50中的显影套筒4a的显影高电压板223连接。驱动器板211包括用于驱动离合器221的离合器驱动电路213和用于驱动步进马达222的步进马达驱动电路214。步进马达222驱动并转动四个图像形成单元50Y～50K的每一个中的显影套筒4a。离合器221使步进马达222和显影套筒4a之间的驱动力传送系统连接和断开。

主控制电路板201包括中央处理单元(CPU)206a、只读存储器(ROM)206b、随机存取存储器(RAM)206c和专用集成电路(ASIC)208。CPU 206a在使用RAM 206c作为工作区域的同时，根据存储在ROM 206b中的程序控制图像形成设备100。CPU206a、ROM 206b、RAM 206c和ASIC 208经由总线相互连接。

主控制电路板201输出用于控制将显影电压施加至显影单元4的显影高电压板223的信号。用于控制显影高电压板223的信号包括显影DC接通(ON)信号、显影DC电压控制信号、显影AC接通信号、显影AC振幅控制信号和显影AC时钟信号(用于显影单元4的波形信号)。经由驱动器板211将这些信号提供至显影高电压板223。

主时钟振荡电路207生成12MHz的主时钟信号(也称为基准时钟信号)，并将该主时钟信号提供至CPU 206a和ASIC 208。ASIC 208包括显影AC时钟生成电路202、输出端口寄存器203、马达时钟生成电路204、并行到串行转换电路205和数字到模拟(D/A)转换电路209。显影AC时钟生成电路202、马达时钟生成电路204、并行到串行转换电路205和D/A转换电路209与主时钟信号同步地进行工作。包括在ASIC 208中的这些电路各自均具有由CPU 206a使用以设置各自的操作的寄存器。

显影AC时钟生成电路202根据由CPU 206a设置的施加至显影单元4的AC电压的频率和占空比，来分割从主时钟振荡电路207输出的主时钟信号，以生成显影AC时钟信号。显影AC时钟信号是如图3所示的矩形波时钟信号。在本典型实施例中，显影AC时钟信号具有3kHz的频率以及高电平宽度为67％和低电平宽度为33％的占空比。

D/A转换电路209将由CPU 206a所设置的作为数字信号的显影DC电压控制信号和显影AC振幅控制信号转换为模拟信号，并将模拟信号经由驱动器板211提供至显影高电压板223。

输出端口寄存器203根据CPU 206a进行的设置来控制各种输出端口。输出端口寄存器203输出显影DC接通信号、显影AC接通信号、离合器接通信号和马达电流设置信号(马达电流设置1信号和马达电流设置0信号)。

显影DC接通信号和显影AC接通信号被用作用以接通显影AC电压和显影DC电压的输出的指令。离合器接通信号被用作用以接通离合器221的指令。马达电流设置1信号和马达电流设置0信号设置用于步进马达222的驱动电流。马达时钟生成电路204分割从主时钟振荡电路207输出的主时钟信号，以生成用于驱动步进马达222的时钟信号。步进马达222以与所设置的驱动电流和所生成的时钟信号相对应的速度进行转动。

并行到串行转换电路205将从显影AC时钟生成电路202、输出端口寄存器203和马达时钟生成电路204并行输入的信号并行到串行转换为串行形式，然后将转换后的信号传送至驱动器板211的串行到并行转换电路212。并行到串行转换电路205以预定周期对并行信号进行采样以将并行信号转换为串行信号。串行到并行转换电路212将从并行到串行转换电路205传送来的串行信号转换为并行信号。

主控制电路板201将多个信号并行到串行转换为串行形式，然后以这种方式串行地将信号发送至驱动器板211，因此可以减少主控制电路板201和驱动器板211之间的信号线的数量。该结构不仅使得图像形成设备小型化，而且改善了图像形成设备的组装操作时的可操作性。该结构对于分离配置有主控制电路板201、驱动器板211和显影高电压板223的图像形成设备特别有效。

并行到串行转换电路205以作为显影AC时钟信号的频率的整数倍的频率对并行信号进行采样，并将并行信号转换为串行信号。在本典型实施例中，并行到串行转换电路205以作为显影AC时钟信号的3kHz频率的20倍的60kHz的频率对并行信号进行采样。

并行到串行转换电路205与从主时钟振荡电路207输入的主时钟信号同步地进行并行到串行转换。并行到串行转换电路205将采样信号XLOAD、传送时钟信号SCK和数据SDATA发送至串行到并行转换电路212。

采样信号XLOAD用于确定并行到串行转换和串行到并行转换的时刻。传送时钟信号SCK用于实现将并行到串行转换后的信号(串行信号)传送至串行到并行转换电路212时的同步。

串行到并行转换电路212接收采样信号XLOAD、传送时钟信号SCK和数据SDATA，并与传送时钟信号SCK同步地将数据SDATA(串行信号)转换为并行信号。

图4示出分配至并行到串行转换电路205的输入端口和串行到并行转换电路212的输出端口的信号。将离合器接通信号、马达电流设置1信号、马达电流设置0信号、马达时钟信号、显影DC接通信号、显影AC接通信号和显影AC时钟信号分别分配至并行到串行转换电路205的输入端口Pi7～Pi1。这些信号连接至要从各电路输入的各个端口。

将离合器接通信号、马达电流设置1信号、马达电流设置0信号、马达时钟信号、显影DC接通信号、显影AC接通信号和显影AC时钟信号分别分配至串行到并行转换电路212的输出端口Po7～Po1。这些信号连接至要输出至各电路的各个端口。

响应于从输出端口Po7输入的离合器接通信号，离合器驱动电路213接通离合器221。步进马达驱动电路214将与分别从输出端口Po6和Po5输入的马达电流设置1信号和马达电流设置0信号相对应的驱动电流提供至步进马达222。此外，步进马达驱动电路214将从输出端口Po4输入的马达时钟信号提供至步进马达222。

在与从输出端口Po3输入的显影DC接通信号相应的时间段内，显影高电压板223将具有由从D/A转换电路209输入的显影DC电压控制信号所指定的值的DC电压提供至显影单元4。在与从输出端口Po2输入的显影AC接通信号相应的时间段内，显影高电压板223将具有由从D/A转换电路209输入的显影AC振幅控制信号所指定的振幅的AC电压提供至显影单元4。当显影DC接通信号和显影AC接通信号都接通时，显影高电压板223将包括DC电压和叠加在DC电压上的AC电压的电压提供至显影单元4。显影高电压板223将具有由从输出端口Po1输入的显影AC时钟信号所指定的周期和占空比的矩形波AC电压提供至显影单元4。

图5是并行到串行转换电路205的框图。图6是示出针对并行到串行转换电路205的输入信号和输出信号的时序图。并行到串行转换电路205包括锁存电路2051、移位寄存器电路2052、控制电路2053和定时信号生成电路2054。定时信号生成电路2054生成通过将主时钟信号进行十等分而形成的1.2MHz的SCK信号和用于确定并行到串行转换和串行到并行转换的时刻的采样信号XLOAD。

如图6所示，采样信号XLOAD的下降沿表示进行并行到串行转换的采样时刻。定时信号生成电路2054以60kHz的周期输出采样信号XLOAD。将并行信号Pi7～Pi0输入至锁存电路2051。

控制电路2053在采样信号XLOAD的下降沿将锁存信号输出至锁存电路2051。响应于该锁存信号，锁存电路2051锁存(保持)输入信号Pi7～Pi0，并将锁存后的输入信号Pi7～Pi0输出至移位寄存器电路2052。在将采样信号XLOAD设置为低电平的时间段内，控制电路2053在传送时钟信号SCK的下降沿将移位信号输出至移位寄存器电路2052。

响应于该移位信号，移位寄存器电路2052以Pi7、Pi6、...、Pi0的顺序顺次选择输入信号Pi7～Pi0，并输出各信号作为数据SDATA。因此，并行到串行转换电路205与传送时钟信号SCK同步地顺次将多个信号Pi7～Pi0发送至串行到并行转换电路212。尽管并行到串行转换电路205在采样信号XLOAD的下降沿锁存多个信号，但也可以在采样信号XLOAD的上升沿来锁存这些信号。

图7是串行到并行转换电路212的框图。图8是示出针对串行到并行转换电路212的输入信号和输出信号的时序图。串行到并行转换电路212包括移位寄存器电路2121、锁存电路2122和控制电路2123。在将采样信号XLOAD设置为低电平的时间段内，控制电路2123在传送时钟信号SCK的各上升沿将移位信号输出至移位寄存器电路2121。

响应于该移位信号，移位寄存器电路2121获取从数据SDATA顺次输入的信号Pi7、Pi6、...、Pi0作为信号Po7、Po6、...、Po0。因此，串行到并行转换电路212与传送时钟信号SCK同步地从并行到串行转换电路205顺次接收多个信号Pi7～Pi0。对采样信号XLOAD进行控制，以在移位寄存器电路2121已经获取所有信号Po7～Po0时将采样信号XLOAD设置为高电平。

控制电路2123在采样信号XLOAD的上升沿将锁存信号输出至锁存电路2122。响应于该锁存信号，锁存电路2122锁存由移位寄存器电路2121所保持的信号Po7～Po0。由锁存电路2122锁存的信号用作串行到并行转换电路212的输出端口Po7～Po0的输出信号。

尽管串行到并行转换电路212在采样信号XLOAD的上升沿锁存多个信号，但串行到并行转换电路212也可以在采样信号XLOAD的下降沿锁存这些信号。在这种情况下，并行到串行转换电路205的动作响应于采样信号XLOAD的上升沿。

图9是显影高电压板223的电路图。主控制电路板201上的D/A转换电路209生成显影AC振幅控制信号和显影DC电压控制信号。将所生成的显影AC振幅控制信号和显影DC电压控制信号输入至显影高电压板223。输出端口寄存器203生成显影AC接通信号和显影DC接通信号。将所生成的显影AC接通信号和显影DC接通信号经由并行到串行转换电路205和串行到并行转换电路212输入至显影高电压板223。显影AC时钟生成电路202生成显影AC时钟信号。将所生成的显影AC时钟信号经由并行到串行转换电路205和串行到并行转换电路212输入至显影高电压板223。

显影高电压板223包括显影DC高电压电路231和显影AC高电压电路232。将用于接通显影DC高电压电路231的输出的显影DC接通信号和用于设置显影DC高电压电路231的输出电压的显影DC电压控制信号输入至显影DC高电压电路231。显影AC高电压电路232包括显影AC振幅控制电路234和显影AC栅极驱动电路233。

显影AC振幅控制电路234将与显影AC振幅控制信号相对应的电压施加至用于驱动显影AC变压器235的初级侧的桥电路236，由此控制显影AC高电压电路232的振幅。将显影AC接通信号和显影AC时钟信号输入至显影AC栅极驱动电路233。

当显影AC接通信号和显影AC时钟信号均被设置为高电平时，显影AC栅极驱动电路233接通栅极1信号并断开(OFF)栅极2信号。此外，当显影AC接通信号被设置为高电平并且显影AC时钟信号被设置为低电平时，显影AC栅极驱动电路233断开栅极1信号并接通栅极2信号。在显影AC接通信号被设置为低电平时，显影AC栅极驱动电路233断开栅极1信号和栅极2信号这两者。

图10A和10B是示出输入至并行到串行转换电路205的显影AC时钟信号Pi1和从串行到并行转换电路212输出的显影AC时钟信号Po1之间的关系的时序图。并行到串行转换电路205在预定频率的串行转换定时将包括显影AC时钟信号Pi1的并行信号Pi7～Pi0转换为串行信号。

将串行转换定时的频率设置为显影AC时钟信号的频率的整数倍。在本典型实施例中，将并行到串行转换电路205的采样周期设置为作为显影AC时钟信号的3kHz频率的20倍的60kHz。下面将参考图10A和10B说明将串行转换定时的频率设置为显影AC时钟信号的频率的整数倍的原因。

图10A是示出当串行转换定时的频率不是显影AC时钟信号的频率的整数倍时发生的缺陷的例子的时序图。在图10A的例子中，显影AC时钟信号的频率为3kHz，并且串行转换定时的频率为50kHz。如上所述，并行到串行转换电路205在采样信号XLOAD的下降沿对并行信号进行采样，并且串行到并行转换电路212在采样信号XLOAD的上升沿输出并行信号。

参考图10A，串行转换定时与采样信号XLOAD的下降沿相对应。如图10A所示，尽管显影AC时钟信号Pi1与串行转换定时不同步，但经过了串行转换的显影AC时钟信号Po1与串行转换定时同步。因此，具有67％高电平宽度和33％低电平宽度的显影AC时钟信号的占空比略微改变为具有64％高电平宽度和36％低电平宽度的占空比。然而，由于充电电位和显影电位之间的对比度由图像形成单元50所控制，因此该变化不会引起问题。

在图10A的例子中，问题在于显影AC时钟信号Po1的占空比的时间变化改变了显影单元4中的显影浓度。参考图10A，虽然在大部分时间，显影AC时钟信号Po1的占空比具有64％高电平宽度和36％低电平宽度，但由于抖动(jitter)周期性地发生，由此导致占空比具有68％高电平宽度和32％低电平宽度。

当抖动的周期可见时，在感光鼓1的转动方向上发生周期性带状图像浓度不均(条带)，由此导致图像质量的降低。例如，当图像形成单元50的处理速度为400mm/s时，如果抖动频率为400Hz，则出现1mm间距的图像浓度不均，或者如果抖动频率为1kHz，则出现0.4mm间距的图像浓度不均。

为了防止引起这种图像浓度不均的抖动，在本典型实施例中，将并行到串行转换电路205的串行转换定时的频率设置为显影AC时钟信号的频率的整数倍。图10B是示出将串行转换定时的频率设置为显影AC时钟信号的频率的整数倍的优选例子的时序图。在图10B的例子中，显影AC时钟信号的频率为3kHz，并且串行转换定时的频率为60kHz。

如图10B所示，尽管显影AC时钟信号Pi1与串行转换定时不同步，但经过了串行转换的显影AC时钟信号Po1与串行转换定时同步。因此，具有67％高电平宽度和33％低电平宽度的显影AC时钟信号的占空比略微改变为具有70％高电平宽度和30％低电平宽度的占空比。然而，由于充电电位和显影电位之间的对比度由图像形成单元50所控制，因此该改变不会引起问题。

图10B中的例子与图10A中的缺陷的例子的不同之处在于：由于将串行转换定时的频率设置为显影AC时钟信号的频率的整数倍，因而完全不存在显影AC时钟信号Po1的占空比的时间变化。因此，在与显影AC时钟信号相对应的信号中，不会发生由于通过并行到串行转换电路205进行的上述并行到串行转换所引起的抖动，由此可以防止由于该抖动而引起的图像浓度不均。串行通信的使用可以减少信号线的数量，同时保持图像质量，由此可以实现成本的降低和空间的节省。

为了可靠地获得上述效果，如本典型实施例那样，期望通过使用相同的基准时钟来操作用于生成显影AC时钟信号的电路和用于进行并行到串行转换的电路。尽管基于显影AC时钟生成电路202、输出端口寄存器203、马达时钟生成电路204和并行到串行转换电路205包括在ASIC 208中的情况来说明本典型实施例，但这些电路可以由单独的集成电路(IC)来构成。

尽管基于将AC电压施加至显影单元4的情况来说明第一典型实施例，但作为第二典型实施例，本发明还可应用于将AC电压施加至充电辊2的情况。在第二典型实施例中，将包括DC电压(例如，预定DC电压-300～-900VDC)和叠加在该DC电压上的正弦波AC电压(预定AC电压1300～2000VAC)的充电电压施加至充电辊2。除AC充电结构以外，根据第二典型实施例的图像形成设备以与第一典型实施例的图像形成设备相同的方式进行配置。

图11是图像形成设备100的主控制电路板201和图像形成单元50的驱动器板211的框图。图11中的结构与图2中的结构的不同之处在于：主控制电路板201上的ASIC 308具有充电AC时钟生成电路302，并且充电高电压板323连接至驱动器板211。此外，第一典型实施例中的与显影有关的信号由第二典型实施例中的与充电有关的信号代替。充电AC时钟生成电路302生成充电AC时钟信号(用于充电装置的波形信号)，其中该充电AC时钟信号是如图12所示的矩形波时钟信号，并且具有1.5kHz的频率以及高电平宽度为50％和低电平宽度为50％的占空比。

图13是充电高电压板323的电路图。配置在主控制电路板201上的D/A转换电路209生成充电AC振幅控制信号和充电DC电压控制信号。将所生成的充电AC振幅控制信号和充电DC电压控制信号输入至充电高电压板323。输出端口寄存器203生成充电AC接通信号和充电DC接通信号。将充电AC接通信号和充电DC接通信号经由并行到串行转换电路205和串行到并行转换电路212输入至充电高电压板323。充电AC时钟生成电路302生成充电AC时钟信号。将所生成的充电AC时钟信号经由并行到串行转换电路205和串行到并行转换电路212输入至充电高电压板323。

充电高电压板323包括充电DC高电压电路331和充电AC高电压电路332。将用于接通充电DC高电压电路331的输出的充电DC接通信号和用于设置充电DC高电压电路331的输出电压的充电DC电压控制信号输入至充电DC高电压电路331。充电AC高电压电路332包括充电AC振幅控制电路334、低通滤波器337和放大器电路336。

在充电AC接通信号接通的时间段内，充电AC振幅控制电路334将与充电AC振幅控制信号相对应的电压提供至场效应三极管(FET)的源极。将充电AC时钟信号输入至FET的栅极。因此，在充电AC振幅控制电路334和FET之间的接点处生成具有充电AC时钟信号的频率的矩形波。低通滤波器337将该矩形波转换为正弦波。低通滤波器337的输出电流通过放大器电路336被放大，然后经由充电AC变压器335被提供至充电辊2。

在本典型实施例中，将并行到串行转换电路205的串行转换定时的频率设置为充电AC时钟信号的频率的整数倍。在本典型实施例中，充电AC时钟信号的频率为1.5kHz，并且串行转换定时的频率为60kHz。因此，与第一典型实施例相同，在与充电AC时钟信号相对应的信号中，不会发生由于利用并行到串行转换电路205进行的上述并行到串行转换而引起的抖动，由此可以防止由于抖动引起的图像浓度不均。

尽管已经参考典型实施例说明了本发明，但是应该理解，本发明不限于所公开的典型实施例。所附权利要求书的范围符合最宽的解释，以包含所有这类修改、等同结构和功能。