提高低压降稳压电路稳定性的方法及实现该方法的低压降稳压器

摘要

本发明一种提高低压降稳压电路稳定性的方法及实现该方法的低压降稳压器，其实现是在低压降稳压电路中引入附加零极点，以提高低压降稳压器电路的稳定性，具体可以在PMOS驱动管的栅漏极之间接入由补偿电容和补偿电阻串联构成的反馈回路，设计补偿电容和补偿电阻的值，通过补偿电路产生的附加零点来低压降稳压器的第二主极点，同时使得加入的补偿电路带来的附加极点被低压降稳压电路的输出电容所产生的零点所补偿，则电路的相位裕度得到改善，低压降稳压器电路可以实现较好的稳定性，其输出端不会发生振荡。

说明书

技术领域

本发明属稳压电路领域，涉及一种提高稳压电路稳定性的方法及实现该方法的稳压器，尤其涉及一种提高低压降稳压电路稳定性的方法及实现该方法的低压降稳压器。

背景技术

在低压降稳压器电路设计中，环路稳定性的是一个重要的部分。图1为现有低压降稳压器电路的结构示意图。参见图1，低压降稳压器电路10主要由误差放大器电路100，PMOS驱动管110和电阻反馈网络120构成。误差放大器电路100的正向输入端接输入参考电压Vref，误差放大器电路100的输出端接PMOS驱动管110的栅极G，，输入参考电压Vref由带隙电压基准电路产生。PMOS驱动管110漏极D的输出通过电阻反馈网络120的第一电阻R1和第二电阻R2分压后反馈到误差放大器电路100的反向输入端。在输出点Vout接有用以稳定低压降稳压器输出电压的输出电容Co。Resr为输出电容Co的等效串联电阻，Iload为电路的负载电流。

图2是图1所示的低压降稳压器电路的小信号模型图。其中Roa为误差放大器电路100的输出阻抗，Cgs为PMOS驱动管的栅源极电容，Cgd为PMOS驱动管的栅漏极电容。gmVgs为PMOS驱动管的栅源电压Vgs控制的电流源，r₀为PMOS驱动管的输出阻抗。对图2所示低压降稳压器电路的小信号模型进行零极点分析可知，其输出电容Co的值一般远大于误差放大器电路100输出点上的寄生电容，所以通常这一点为输出主极点P1。输出主极点P1的角频率ω_p1为：

${\omega }_{P1}=\frac{1}{r_0{C}_o}---\left(1\right)$

其中：r₀是低压降稳压器的PMOS驱动管的输出阻抗。

第二主极点P2位于误差放大器电路100的输出端，由误差放大器电路100的输出阻抗Roa，PMOS驱动管110的栅源电容Cgs与栅漏电容Cgd的并联电容得到。第二主极点P2的角频率ω_p2为：

${\omega }_{P2}\approx \frac{1}{R_{\mathrm{oa}}(C_{\mathrm{gs}}+C_{\mathrm{gd}})}---\left(2\right)$

由于输出电容Co存在等效串联电阻Resr，电路会存在一个零点Z1。零点Z1的角频率ω_z1为：

${\omega }_{Z1}=\frac{1}{R_{\mathrm{esr}}{C}_o}---\left(3\right)$

图3是图1所示低压降稳压器电路的幅频特性曲线图。由图3可知，零点Z1带来的90度相移抵消了第二主极点P2带来的负90度相移，由此可见，只要使稳压器的单位增益带宽小于第三主极点P3就可以使环路有较好的稳定性。

以上分析假设了零点Z1的频率低于第二主极点P2的频率，或二者的频率相靠近，因为这样才能使零点Z1的正相移抵消第二主极点P2负相移的影响。但在一些实际应用中，往往要求低压降稳压器电路的输出电容Co值较小，由于输出电容Co通常采用瓷片电容，其电容值和电阻值的变化受工艺和温度的影响很大，更具体的说，某些情况下输出电容Co及其等效串联电阻Resr的值会很小，从而使得零点Z1的角频率很高，图4即是图1所示低压降稳压器电路在零点角频率ω_z1过高时的幅频特性曲线图。在这种情况下，零点Z1将无法补偿第二主极点P2的相移，低压降稳压器电路的稳定性将变差，表现为稳压器输出电压会出现振荡，使电路不能正常工作。

发明内容

为了解决背景技术中存在的技术问题，本发明提供了一种提高低压降稳压电路稳定性的方法及实现该方法的低压降稳压器，其改善了低压降稳压电路的相位裕度，使其输出端不会发生振荡，从而可确保低压降稳压电路具有较高的稳定性。

本发明的技术解决方案如下：

一种提高低压降稳压电路稳定性的方法，该方法包括如下步骤：

(i)低压降稳压电路的主极点P1的角频率ω_p1为：

${\omega }_{P1}=\frac{1}{r_0{C}_o}---\left(1\right)$

其中：Co是低压降稳压电路的输出电容，r₀是低压降稳压电路的PMOS驱动管的输出阻抗；

(ii)低压降稳压电路的第二主极点P2的角频率ω_p2为：

${\omega }_{P2}\approx \frac{1}{R_{\mathrm{oa}}(C_{\mathrm{gs}}+C_{\mathrm{gd}})}---\left(2\right)$

其中：Roa是低压降稳压电路的误差放大器100的输出阻抗，Cgs为PMOS驱动管的栅源极电容，Cgd为PMOS驱动管的栅漏极电容；

(iii)低压降稳压电路的输出电容Co的零点Z1的角频率ω_z1为：

${\omega }_{Z1}=\frac{1}{R_{\mathrm{esr}}{C}_o}---\left(3\right)$

其中：Resr是低压降稳压电路输出电容Co的等效串联电阻；

(iv)引入附加零点Zc以及附加极点Pc，并且通过角频率为ω_zc的附加零点Zc来补偿角频率为ω_p2的第二主极点P2，通过低压降稳压电路的输出电容Co所产生的角频率为ω_z1的零点Z1来补偿角频率为ω_pc的附加极点Pc。

以上所述通过角频率为ω_zc的附加零点Zc来补偿角频率为ω_p2的第二主极点P2，其较适宜的方式是指：使第二主极点P2的角频率ω_p2无限趋近于附加零点Zc的角频率ω_zc；所述通过低压降稳压电路的输出电容Co所产生的角频率为ω_z1的零点Z1来补偿角频率为ω_pc的附加极点Pc，其较适宜的方式是指：使附加极点Pc的角频率ω_pc无限趋近于零点Z1的角频率ω_z1。

以上所述通过角频率为ω_zc的附加零点Zc来补偿角频率为ω_p2的第二主极点P2，其最理想方式是指：使第二主极点P2的角频率ω_p2与附加零点Zc的角频率ω_zc相等；所述通过低压降稳压电路的输出电容Co所产生的角频率为ω_z1的零点Z1来补偿角频率为ω_pc的附加极点Pc，其最理想方式是指：使附加极点Pc的角频率ω_pc与零点Z1的角频率ω_z1相等。

以上所述的引入附加零点Zc和附加极点Pc，具体可以通过引入反馈回路130来实现。

以上所述的反馈回路130，具体可以由相串接的补偿电阻Rc和补偿电容Cc构成的RC反馈电路，该反馈回路130接于PMOS驱动管110的漏极与栅极之间。

以上所述的使第二主极点P2的角频率ω_p2与附加零点Zc的角频率ω_zc相等等，具体可以是满足下式：

$\frac{1}{C_c{R}_c}=\frac{1}{R_{\mathrm{oa}}(C_c+C_{\mathrm{gs}}+C_{\mathrm{gd}})},$

其中：Rc是RC反馈回路的补偿电阻，Cc是RC反馈回路的补偿电容；

所述的使附加极点Pc的角频率ω_pc与零点Z1的角频率ω_z1相等，具体可以是满足下式：

$\frac{1}{R_c(C_c//C_{\mathrm{gs}})}=\frac{1}{R_{\mathrm{esr}}{C}_o}.$

一种实现上述提高低压降稳压电路稳定性方法的低压降稳压器，包括：误差放大器电路100，该误差放大器电路100的正向输入端接输入参考电压Vref，其反向输入端接电阻反馈网络120的输出端，其输出端接PMOS驱动管110的栅极G；所述PMOS驱动管110的源极S接电源电压VDD，其漏极D接低压降稳压器的输出端Vout；所述电阻反馈网络120的一端接电源电压VDD，另一端接地，该电阻反馈网络120的输出端接误差放大器电路100的反向输入端；其特殊之处在于：所述PMOS驱动管110的漏极D与栅极G之间接有反馈回路130，该反馈回路130是包括相串联的补偿电阻Rc和补偿电容Cc的RC反馈回路。

以上所述的补偿电阻Rc和补偿电容Cc以满足下列条件为宜：

(i)第二主极点P2的角频率ω_p2无限趋近于附加零点Zc的角频率ω_zc：

$\frac{1}{C_c{R}_c}\propto \frac{1}{R_{\mathrm{oa}}(C_c+C_{\mathrm{gs}}+C_{\mathrm{gd}})},$

(ii)附加极点Pc的角频率ω_pc无限趋近于零点Z1的角频率ω_z1：

$\frac{1}{R_c(C_c//C_{\mathrm{gs}})}\propto \frac{1}{R_{\mathrm{esr}}{C}_o},$

其中：Cc是反馈回路130的补偿电容，Rc是反馈回路130的补偿电阻，Roa是误差放大器电路100的输出阻抗，Cgs为PMOS驱动管的栅源极电容，Cgd为PMOS驱动管的栅漏极电容，Co是输出电容，Resr是输出电容Co的等效串联电阻。

以上所述的补偿电阻Rc和补偿电容Cc以满足下列条件为最理想：

(i)第二主极点P2的角频率ω_p2与附加零点Zc的角频率ω_zc相等：

$\frac{1}{C_c{R}_c}=\frac{1}{R_{\mathrm{oa}}(C_c+C_{\mathrm{gs}}+C_{\mathrm{gs}})},$

(ii)附加极点Pc的角频率ω_pc与零点Z1的角频率ω_z1相等：

$\frac{1}{R_c(C_c//C_{\mathrm{gs}})}=\frac{1}{R_{\mathrm{esr}}{C}_o}.$

以上所述的电阻反馈网络120一般可以采用相串联的第一电阻R1和第二电阻R2构成。

本发明的优点如下：

稳定性高。本发明用角频率为ω_zc的附加零点Zc补偿角频率为ω_p2的第二主极点P2，用输出电容Co产生的角频率为ω_z1的零点Z1补偿角频率为ω_pc的附加极点Pc，改善了低压降稳压电路的相位裕度，使其输出端不会发生振荡，从而可确保低压降稳压电路具有较高的稳定性。

实现方式简单。本发明只需要在低压降稳压器电路中加入很少的元器件，结构简单，易于实现。

电路功耗相对较低。由于本发明所加的元器件为无源器件，因此，其实现不会增加低压降稳压器电路的功耗。

附图说明

图1是现有低压降稳压器电路的结构示意图；

图2是现有低压降稳压器电路的小信号分析模型图；

图3是图1所示现有低压降稳压器电路的幅频特性曲线图；

图4是图1所示现有低压降稳压器电路在零点角频率过高情况下的幅频特性曲线图；

图5是本发明的电路结构原理示意图；

图6是本发明的小信号分析模型图；

图7是本发明采用RC反馈进行零点补偿的幅频特性曲线图。

附图图面说明：

10-低压降稳压器电路，100-误差放大器电路，110-驱动管，120-电阻反馈网络，130-反馈回路；Rc-补偿电阻，Cc-补偿电容，Roa-低压降稳压器的误差放大器的输出阻抗，Cgs-PMOS驱动管的栅源极电容，Cgd-PMOS驱动管的栅漏极电容，r₀-低压降稳压器的PMOS驱动管的输出阻抗，Co-低压降稳压器的输出电容，Resr-低压降稳压器的输出电容Co的等效串联电阻，R1-第一电阻，R2-第二电阻。

具体实施方式

本发明在低压降稳压器电路中引入附加零点Zc以及附加极点Pc，利用附加零点Zc以及附加极点Pc提高低压降稳压器电路的稳定性，具体可以在PMOS驱动管的栅极G和漏极D之间接入由补偿电容Cc和补偿电阻Rc串联构成的反馈回路，设计补偿电容Cc和补偿电阻Rc的值，使补偿电容Cc和补偿电阻Rc所产生的附加零点Zc的角频率ω_zc无限趋近于低压降稳压器电路自身的第二主极点P2的角频率ω_p2，同时使补偿电容Cc、补偿电阻Rc和PMOS驱动管的栅漏极电容Cgd的回路所产生的附加极点Pc的角频率ω_pc无限趋近于低压降稳压器电路的零点Z1的角频率ω_z1，从而使低压降稳压器电路自身的第二主极点P2的角频率ω_p2被附加零点Zc的角频率ω_zc补偿，附加极点Pc的角频率ω_pc被电路外接输出电容的零点Z1的角频率ω_z1所补偿，则电路的相位裕度得到改善，低压降稳压器电路可以实现较好的稳定性，其输出端不会发生振荡。

本发明提高低压降稳压电路稳定性方法的实现步骤如下：

(i)低压降稳压电路的主极点P1的角频率ω_p1为：

${\omega }_{P1}=\frac{1}{r_0{C}_o}---\left(1\right)$

其中：Co是低压降稳压电路的输出电容，r₀是低压降稳压电路的PMOS驱动管的输出阻抗；

(ii)低压降稳压电路的第二主极点P2的角频率ω_p2为：

${\omega }_{P2}\approx \frac{1}{R_{\mathrm{oa}}(C_{\mathrm{gs}}+C_{\mathrm{gd}})}---\left(2\right)$

其中：Roa是低压降稳压电路的误差放大器100的输出阻抗，Cgs为PMOS驱动管的栅源极电容，Cgd为PMOS驱动管的栅漏极电容；

(iii)低压降稳压电路的输出电容Co的零点Z1的角频率ω_z1为：

${\omega }_{Z1}=\frac{1}{R_{\mathrm{esr}}{C}_o}---\left(3\right)$

其中：Resr是低压降稳压电路输出电容Co的等效串联电阻；

(iv)引入附加零点Zc以及附加极点Pc，具体可以通过接于PMOS驱动管110漏栅极之间的、相串接的补偿电阻Rc和补偿电容Cc构成的RC反馈电路来实现。并且：

(a)通过角频率为ω_zc的附加零点Zc来补偿角频率为ω_p2的第二主极点P2。以第二主极点P2的角频率ω_p2无限趋近于附加零点Zc的角频率ω_zc为较适宜，以第二主极点P2的角频率ω_p2与附加零点Zc的角频率ω_zc相等为最佳，即

$\frac{1}{C_c{R}_c}=\frac{1}{R_{\mathrm{oa}}(C_c+C_{\mathrm{gs}}+C_{\mathrm{gd}})},$

其中：Rc是RC反馈回路的补偿电阻，Cc是RC反馈回路的补偿电容；

(b)通过低压降稳压电路的输出电容Co所产生的角频率为ω_z1的零点Z1来补偿角频率为ω_pc的附加极点Pc。以附加极点Pc的角频率ω_pc无限趋近于零点Z1的角频率ω_z1为较适宜，以附加极点Pc的角频率ω_pc与零点Z1的角频率ω_z1相等为最佳，即

$\frac{1}{R_c(C_c//C_{\mathrm{gs}})}=\frac{1}{R_{\mathrm{esr}}{C}_o}.$

参见图5，本发明的低压降稳压器是在图1所示的现有低压降稳压器电路的PMOS驱动管110的漏极D与栅极G之间加入了补偿电阻Rc和补偿电容Cc相串联构成的RC反馈回路。误差放大器电路100的正向输入端接输入参考电压Vref，其反向输入端接电阻反馈网络120的输出端，其输出端接PMOS驱动管110的栅极G。PMOS驱动管110的源极S接电源电压VDD，其漏极D为低压降稳压器电路的输出端Vout。电阻反馈网络120的一端接电源电压VDD，另一端接地，该电阻反馈网络120的输出端接误差放大器电路100的反向输入端。电阻反馈网络120由相串联的第一电阻R1及第二电阻R2构成。电阻反馈网络120的输入端是第二电阻R2的一端，第二电阻R2的另一端与第一电阻R1相接，第二电阻R2与第一电阻R1相接的一端是电阻反馈网络120的输出端，第一电阻R1的另一端接地。

补偿电阻Rc和补偿电容Cc的取值以满足下列条件为宜：

(i)第二主极点P2的角频率ω_p2无限趋近于附加零点Zc的角频率ω_zc：

$\frac{1}{C_c{R}_c}\propto \frac{1}{R_{\mathrm{oa}}(C_c+C_{\mathrm{gs}}+C_{\mathrm{gd}})},$

(ii)附加极点Pc的角频率ω_pc无限趋近于零点Z1的角频率ω_z1：

$\frac{1}{R_c(C_c//C_{\mathrm{gs}})}\propto \frac{1}{R_{\mathrm{esr}}{C}_o},$

补偿电阻Rc和补偿电容Cc的取值以满足下列条件为最佳：

(i)第二主极点P2的角频率ω_p2与附加零点Zc的角频率ω_zc相等：

$\frac{1}{C_c{R}_c}=\frac{1}{R_{\mathrm{oa}}(C_c+C_{\mathrm{gs}}+C_{\mathrm{gs}})},$

(ii)附加极点Pc的角频率ω_pc与零点Z1的角频率ω_z1相等：

$\frac{1}{R_c(C_c//C_{\mathrm{gs}})}=\frac{1}{R_{\mathrm{esr}}{C}_o}.$

参见图图6，其是图5所示低压降稳压器电路的小信号模型图，其中Roa为误差放大器100的输出阻抗，Cgs为PMOS驱动管的栅源电容，Cgd为PMOS驱动管的栅漏电容。gmVgs为PMOS管栅源电压Vgs控制的电流源，r₀为PMOS驱动管的输出阻抗。

通常，PMOS驱动管110流过的电流较大，其输出阻抗r0就会远大于低压降稳压器电路的负载阻抗RL。并且，因为输出电容Co一般为nF或uF级别，低压降稳压器电路内部的寄生电容Cgs、Cgd等一般为pF级别，所以低压降稳压器的输出电容Co将远大于低压降稳压器的内部电容，输出极点为主极点P1。由此分析得到低压降稳压器电路的主极点P1的角频率ω_p1为：

${\omega }_{p1}=\frac{1}{R_{\mathrm{oa}}[(1+g_m{r}_0)(C_c+C_{\mathrm{gd}})+C_{\mathrm{gs}}]+r_0(C_c+C_{\mathrm{gd}}+C_o)}\approx \frac{1}{r_0{C}_o}---\left(4\right)$

第二主极点P2的角频率ω_p2为：

${\omega }_{p2}=\frac{R_{\mathrm{oa}}[(1+g_m{r}_0)(C_c+C_{\mathrm{gd}})+C_{\mathrm{gs}}]+r_0(C_c+C_{\mathrm{gd}}+C_o)}{R_{\mathrm{oa}}{r}_0[(C_c+C_{\mathrm{gd}})C_{\mathrm{gs}}+(C_c+C_{\mathrm{gd}})C_o+C_{\mathrm{gs}}{C}_o]}\approx \frac{1}{R_{\mathrm{oa}}(C_c+C_{\mathrm{gs}}+C_{\mathrm{gd}})}---\left(5\right)$

输出电容Co上串联等效电阻产生的零点Z1的角频率ω_z1为：

${\omega }_{z1}\approx \frac{1}{R_{\mathrm{esr}}{C}_o}---\left(6\right)$

本发明在低压降稳压器电路的PMOS驱动管的栅漏极之间中加入的补偿电阻Rc和补偿电容Cc组成的反馈回路，其所产生的附加零点Zc的角频率ω_zc为：

${\omega }_{\mathrm{zc}}\approx \frac{1}{C_c{R}_c}---\left(7\right)$

PMOS驱动管的栅极G、漏极D之间的传输函数为：

$H\left(s\right)\approx \frac{(R_c+\frac{1}{s{C}_c})\frac{1}{s{C}_{\mathrm{gd}}}}{R_c+\frac{1}{{\mathrm{sC}}_c}+\frac{1}{{\mathrm{sC}}_{\mathrm{gd}}}}---\left(8\right)$

(8)式中，由分子得到的零点即是由补偿电阻Rc和补偿电容Cc产生的附加零点Zc，而由分母得到的的极点是由补偿电阻Rc、补偿电容Cc和PMOS驱动管的栅源极电容Cgs所产生的附加极点，该附加极点的角频率ω_pc为

${\omega }_{\mathrm{pc}}\approx \frac{1}{R_c(C_c//C_{\mathrm{gs}})}---\left(9\right)$

在上述所电路分析中，当外接输出电容Co很小或者输出电容Co上串联的等效电阻Resr很小时，其产生的零点Z1的角频率ω_z1远大于系统的第二主极点P2的角频率ω_p2。通过合理的设计反馈回路的补偿电阻Rc和补偿电容Cc，用反馈回路产生的附加零点Zc的角频率ω_zc来补偿第二主极点P2的角频率，使反馈回路产生的极点的角频率ω_pc被输出电容的零点Z1的角频率ω_z1所补偿，即，使第二主极点P2的角频率ω_p2无限趋近于附加零点Zc的角频率ω_zc，附加极点Pc的角频率ω_pc无限趋近于零点Z1的角频率ω_z1。最理想的设计是满足下式：

$\frac{1}{C_c{R}_c}=\frac{1}{R_s(C_c+C_{\mathrm{gs}}+C_{\mathrm{gd}})}---\left(10\right)$

$\frac{1}{R_c(C_c//C_{\mathrm{gs}})}=\frac{1}{R_{\mathrm{esr}}{C}_o}---\left(11\right)$

图7所示是本发明满足(10)式、(11)式的最佳设计的幅频特性曲线，其显示出低压降稳压器电路的相位裕度得到改善，从而可确保其输出端不会发生振荡，因此使低压降稳压电路具有较高的稳定性。