一种补偿源同步动态随机存取存储器内存颗粒数据延迟的方法

摘要

本发明提供了一种补偿SDRAM内存颗粒数据延迟的方法，采用FPGA实现，每块主板设置若干内存控制器；每个内存控制器负责控制4条内存的读写；测定每根内存的工作时钟；FPGA根据各个内存的位置决定其工作时钟的相位，通过调节其时钟相位来调节由于内存条位置不同PCB布线带来的延时误差。本发明在大容量、多内存内存控制器系统设计中，能大大消除由于PCB走线带来的布线误差，较小PCB布线难度，降低设计风险。