脑电信号的可植入式前端采集器及其构造方法

摘要

本发明为脑电信号的可植入式前端采集器及其构造方法，其中，前端采集器主要包括输入滤波器、主放大器装置、第二放大器、多路复用器、输出缓冲器和系统控制器，输入滤波器将接收的脑电信号进行滤波处理后，送入主放大器装置进行放大并进行抑制放大后信号的直流失调处理，处理后的信号经第二放大器放大输出给多路复用器，多路复用器与输出缓冲器在系统控制器的控制下将选择的脑电信号输出。前端采集器的构造方法，主要是通过构造在主放大器装置构造有源负反馈电路抑制被采集信号的直流失调，采用全差分源极负反馈电路和低频带通滤波器来抑制其低频噪音。本发明有利于大规模神经信号的多通道同步采集，保证了植入式脑计接口装置的微小化和实用化。

说明书

技术领域

本发明涉及可植入式脑神经信号读取系统信号采集集成化技术领域，具体涉及脑电信号的可植入式前端采集器及其设计方法。

背景技术

集成化微弱信号采集由于其高度集成化和低功耗化，而被广泛应用到植入式脑神经与外界计算机数据处理系统的信号采集接口装置中。然而，植入式脑机接口装置受到脑电信号的微弱性和海量性以及植入式装置的微功耗和微小化的矛盾问题成为困扰其实用化的症结所在。现有的植入式脑电信号前端读取电路消耗过大的芯片面积，且随着大规模多通道阵列集成而导致芯片面积继续激增，并且由于其中的前端采集装置放大器的截止频率依赖于电极的寄生参数而导致前端整体性能的低下。

为了实现多通道高灵敏度脑电信号前端采集，现有技术中使用了BiCMOS(Bipolar CMOS)伪阻抗放大器处理方法。当实现后，发现采集器截止频率与植入电极寄生参数存在依存，且集成化后随着多通道的实现带来巨大的面积消耗，导致脑内植入时创伤面积大和芯片过热使颅内组织受损等问题。

发明内容

本发明针对现有技术存在的前端采集器实现带来的芯片面积大，导致脑内植入时创伤面积大和芯片过热使颅内组织受损等问题，提供了一种脑电信号的可植入式前端采集器及其设计方法，本发明的前端采集器及其设计方法利用全差分有源反馈结构实现微噪声、微功耗、低面积消耗的前端采集获取技术，有利于大规模神经信号的多通道同步采集，以及脑电原始数据的完整重现，进而保证了植入式脑机接口装置的微小化和实用化。

本发明提供的一种脑电信号的可植入式前端采集器，包括：输入滤波器、第一主放大器装置、第二放大器、多路复用器、输出缓冲器和系统控制器。所述的输入滤波器有多个，每个都对应一个第一主放大器装置和一个第二放大器，每个输入滤波器将接收的微弱脑电神经信号进行滤波处理后，送入对应的第一主放大器装置中，第一主放大器装置中的主放大器将微弱脑电神经信号放大并送入到有源负反馈电路中以抑制放大后信号的直流失调，经第一主放大器装置处理后的脑电神经信号都输出给第二放大器进行信号放大，放大后的脑电神经信号都输入给多路复用器，多路复用器在系统控制器的控制下完成多通道的实时脑电神经信号的选择，并将选择的脑电神经信号输出给输出缓冲器，输出缓冲器在系统控制器的控制下将脑电神经信号输出。

所述的第一主放大器装置，其内的主放大器由双端输入/输出差分放大器、一个电容和一个电阻构成；其内的有源负反馈电路由双端输入差分放大器和三个电容构成。主放大器的电容一端接输入，另一端接入双端输入/输出差分放大器的输入端负极和主放大器的电阻的一端，电阻的另一端接双端输入/输出差分放大器的输出端正极，双端输入/输出差分放大器的输入端正极接地。有源负反馈电路中的双端输入差分放大器与第一电容并联，第一电容的一端与双端输入差分放大器输出端连接，另一端接与双端输入差分放大器的输入端负极；双端输入差分放大器的输入端正极接地，输出串联第三电容，与主放大器的双端输入/输出差分放大器的输入端负极连接。主放大器的双端输入/输出差分放大器的输出端负极串联第二电容与有源负反馈电路的双端输入差分放大器的输入端负极串连。

所述的前端采集器，其输入滤波器与第一主放大器装置、第二放大器的数量各为256个，多路复用器为一个，所述的多路复用器输入端为256端口，控制端为8端口，输出端为16端口，可以是市购的微电极阵列。

本发明提供的一种脑电信号的可植入式前端采集器的构造方法，具体如下：第一步，设置输入滤波器，将微弱脑电神经信号进行滤波处理；第二步，设置第一主放大器装置，第一主放大器装置分为两部分，一部分为主放大器，将滤波处理后的微弱脑电神经信号进行放大，一部分为有源负反馈电路，抑制处理后的微弱脑电神经信号的直流失调；第三步，设置第二放大器，将经第一主放大器装置处理后的脑电神经信号进行放大；第四步，将经第二放大器放大后的脑电神经信号输出给多路复用器，多路复用器在系统控制器的控制下完成多通道的实时脑电神经信号的选择，并将选择的脑电神经信号输出给输出缓冲器，输出缓冲器在系统控制器的控制下将脑电神经信号输出。

本发明的优点与积极效果在于：

(1)在满足系统功能的前提下获得最佳的功耗、噪声和面积折中最优参数，合理设置每个模块所需的性能指标，为后续具体电路的设计提供指导；

(2)微弱脑神经信号主放大器是整个系统的核心部件之一，将由电极获得的微弱信号进行放大，从而满足后续电路进一步处理的要求，在具体电路的设计过程中严格采用了低功耗、低噪声的设计技术，保持原有小面积之优点的基础上，解决了通带增益稳定性和噪声等问题，使设计获得了满意的性能；

(3)基于有源反馈电路，实现直流失调抑制机能并完成对不同组织环境、不同电极种类的适应性/可配置调节功能；研究多噪音干扰源条件下，有源反馈电路和等效低频带通滤波器等模拟信号处理结构，实现噪音抑制功能。

附图说明

图1是本发明的前端采集器的总体框架结构图；

图2是本发明的前端采集器的总体电路结构示意图；

图3是本发明的主放大器和有源负反馈电路的结构示意图；

图4中，(a)是本发明的主放大器的内部MOS管级电路图；(b)是有源负反馈电路内部MOS管级电路图；

图5是第二放大器的MOS管级电路图；

图6中，(a)是本发明第二放大器的频率特性和输入参考噪声特性曲线；(b)是本发明第二放大器的等效输入参考噪声实验结果图；

图7是本发明前端采集器的构造方法流程图。

具体实施方式

下面将结合附图和实施例对本发明做进一步的详细说明。

本发明采用脑电信号的可植入式前端采集器的设计方法设计的前端采集器，如图1所示，包括输入滤波器1、第一主放大器装置2、第二放大器3、多路复用器4、输出缓冲器5和系统控制器6。第一主放大器装置2包含有主放大器21和有源负反馈电路22。第一主放大器装置2中的有源负反馈电路22的设置抑制了被采集信号的直流失调及其低频噪音，并补偿被衰减的有效信号，实现了微噪声、微功耗、低面积消耗。

输入滤波器1有多个，每个都对应一个第一主放大器装置2和第二放大器3。每个输入滤波器1将接收的微弱脑电神经信号进行滤波处理后，送入对应的第一主放大器装置2中，第一主放大器装置2的主放大器21将微弱脑电神经信号放大并送入到有源负反馈电路22中以抑制放大后信号的直流失调。经第一主放大器装置2处理后的脑电神经信号再送入第二放大器3进行放大，将放大的脑电神经信号都输出给多路复用器4，多路复用器4在系统控制器6的控制下完成多通道的实时脑电神经信号的选择，并将选择的脑电神经信号输出给输出缓冲器5，输出缓冲器5在系统控制器6的控制下输出脑电神经信号。

如图2所示，本发明的前端采集器的电路中，多路复用器4的电极输入连接采集通道P1、P2、……、Pn，每个通道中包含有一个输入滤波器1、一个第一主放大器装置2和一个第二放大器3。第一主放大器装置2主要是由图2中的运算放大器A1实现，第二放大器3主要是由图2中的运算放大器A2实现。所述的输入滤波器1是在正负端口并联电阻和电容，用于在收到电极信号后平衡输入信号，并进一步送入每个通道的第一主放大装置2的正负输入端。以采集通道P1为例，运算放大器A1的正负输出端分别串联电阻R₁、R₂接于运算放大器A2的正负输入端，运算放大器A2的正负输入端分别串联电容C₁接于运算放大器A2的正负输出端。经输入滤波器1滤波的信号输入运算放大器A1、运算放大器A2处理后输出给多路复用器4进行后续处理。

所述的第一主放大器装置2为低噪声放大器，如图3所示，第一主放大器装置2包含主放大器21和有源负反馈电路22。主放大器21由双端输入/输出差分放大器211、电容213和电阻212构成；有源负反馈电路22是由双端输入差分放大器221和三个电容222、223、224构成。主放大器21中各器件连结关系是：电容213一端接输入，另一端接入差分放大器211的输入端负极和电阻212的一端，电阻212的另一端接两端差分放大器211的输出端正极，差分放大器211的输入端正极接地。差分放大器211输出端负极串联第一电容222与有源负反馈电路22中的差分放大器221的输入端负极串连。有源负反馈电路22各器件连结关系是：差分放大器221与第二电容223并联形成积分器，实现了有源反馈滤波的功能，第二电容223的一端与差分放大器221输出端连接，另一端接与差分放大器221的输入端的负极，差分放大器221的输入端正极接地，差分放大器221的输出还串联第三电容224，与差分放大器211的输入端负极连接，以实现反馈信号通路。有源负反馈电路22的电容比例匹配技术有效克服了10Hz-9KHz范围内的脑电信号的处理。

所述的主放大器21的具体电路结构如图4中(a)所示，MOS管M₁、M₂和M₃、M₄分别组成差分输入对。MOS管M₅、M₆连接于差分输入对的漏极组成共源共栅管，实现隔离输入晶体管寄生电容对运放输出电容的影响，并同时提高输出阻抗。差分输入对中的MOS管M₁和M₃的漏极连接MOS管M₅组成共源共栅管，MOS管M₂和M₄的漏极连接MOS管M₆组成共源共栅管。控制差分输入对栅极连接的MOS管M_A1-M_A2和M_B1-M_B2工作在线性区，形成源极退化结构，提高运放的线性度。差分输入对中的四个MOS管M₁、M₂和M₃、M₄的源极连接从电源VDD而来的MOS管M₉、M₁₀ M₁₁和M₁₂，它是上述工作器件的电流源并供电。连接在输入差分对的漏极的MOS管M₅和M₆的漏极作为输出端，与有源负反馈电路22的输入端连接，接收有源负反馈电路22提供的有源负反馈信号的输入，并减低热噪声对电路的影响。MOS管M₅、M₆的漏极分别与负载管M₇、M₈串联，从而提供主放大器21的差动输出信号给有源负反馈电路22。

所述的有源负反馈电路22的MOS管级电路，如图4中(b)所示。MOS管M₁₉、M₂₀和M₂₁连接电源提供下面电路的电流，其中MOS管M₁₉和M₂₀都是MOS管M₂₁的电流镜像，即MOS管M₁₉和M₂₀电流相等并都由MOS管M₂₁的电流值所决定。MOS管M₁₃、M₁₄和M₁₅、M₁₆组成两对PMOS管，两对PMOS管中MOS管M₁₃和M₁₆的漏极连接MOS管M₁₇的漏极和栅极，MOS管M₁₄和M₁₅的漏极连接MOS管M₁₈的漏极和栅极，MOS管M₁₇和M₁₈的源极接地。两对PMOS管中的MOS管M₁₃和M₁₄的源极连接于MOS管M₁₉的漏极，MOS管M₁₅和M₁₆的源极连接于MOS管M₂₀的漏极。两对PMOS管的输出给如图4中(a)所示的主放大器21中的MOS管M₅和M₆的栅极，实现了有源负反馈信号的反馈。

第二放大器3用于提高输出信号的增益，其MOS管级电路图如图5所示，第二放大器3采用PMOS输入对的差分对结构M₃₁和M₃₂，PMOS输入对M₃₁和M₃₂的栅极为输入对，其源极接电流镜，漏极接负载。电流镜M₄₂和M₄₁为PMOS输入对提供恒流并由外接电流源所镜像。通过偏置M₃₃、M₃₄使PMOS输入对流过恒定大小的电流，从而降低输出级的电流，增加输出阻抗，提高增益。负载由MOS管M₃₃、M₃₄、M₃₅和M₃₆组成，负载连接有源极跟随器，MOS管M₃₃和M₃₅组成的负载，与由MOS管M₃₄和M₃₆组成的负载分别通过MOS管M₃₇、M₃₈镜像到二级放大结构中，通过完全镜像的源极跟随器M₃₈、M₄₀和M₃₇、M₃₉提供更大摆幅的输出信号，从而实现具有低噪声、低直流偏执和低功耗的信号读出装置。

本发明中采用恒流源，目的是为了提高其输出阻抗，以保证数值非常微小偏置电流的精确度。有源负反馈电路22的两对MOS管工作在深线性区，一对检测输出共模电平相对于参考电压的变化，另一对提供共模参考电压。如图3所示，输入的脑电神经信号通过输入端V_in进入主放大器21，信号经由两端差分放大器211前馈通路的反向输出端进入有源负反馈电路22，反馈的信号通过由第三电容224、电阻212、和两端差分放大器211构成的微分器实现对主放大器21的传输函数的修正，降低其高频响应。最终两端差分放大器211的高频增益实现稳定。第一主放大器装置2中有源负反馈电路22的设置抑制了输入信号的直流失调。

本发明中考虑到高通截止频率(f_H)与电阻(R)和电容(C₁)成反比。设计时当使用电容在片上集成时会消耗很大的面积，所以用高值电阻来满足高通截止。但，当电阻的阻值大于10¹²Ω。这对于片上集成制造也是很困难的，于是，采用具有亚阈值偏流的金属氧化物半导体场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET管)代替高阻和大电容等无源器件可以解决制造时面积消耗过大的问题。

所述的多路复用器4，在系统控制器6的控制下完成多通道的实时脑电信号的选择。多路复用器4输入端为256个，控制端为8端口，输出端为16端口。各个输出端口都经由输出缓冲器(Buffer)5经缓冲后输出，以保障信号的完整、准确。系统控制器6基于有限状态机控制思想通过全数字CMOS逻辑电路来实现，同样具有低功耗、低面积消耗的优势。

如图6(a)与图6(b)所示，为本发明装置中第二放大器3的频率特性和输入参考噪声特性曲线。图6(a)显示了通带增益为46dB，-3dB频率带宽为13Hz～8.9kHz。图5(b)为第二放大器3的等效输入参考噪声电压，在频率带宽为10Hz～10kHz的范围内均方根噪声电压为4.3μVrms；热噪声电压为55nV/√Hz，1/f噪声拐角频率约为800Hz。通过仿真结果可知所提出的设计方法和电路装置有效实现了直流抑制、低噪声和低功耗的问题。

本发明所公开的微功耗、微噪声、微面积脑神经信号获取前端读出信号方法及用于植入式设计芯片在目前国内外文献中尚无现成的资料所披露，所述的开发目前已相当有意义，现将该项研究的主要技术参数列下：

①芯片支持电压±1.65V，消耗电流4.5uA；

②高通截止频率10Hz-400Hz，低通截止频率4-9KHz；

③输入参考噪音4.3uVrms(13Hz-8.9KHz)；

④CMRR＞82dB；PSRR＞84dB；

⑤系统增益41.8dB；

⑥NEF指标5.56；

⑦系统面积消耗3m m²@0.35um工艺。

本发明提供的一种脑电信号的可植入式前端采集器的构造方法，如图7所示，具体如下：

首先，设置输入滤波器1，用于将微弱脑电神经信号进行滤波处理；输入滤波器1是在正负端口并联电阻和电容来实现。

其次，设置第一主放大器装置2，第一主放大器装置2分为两部分，一部分为主放大器21，用于将滤波处理后的微弱脑电神经信号进行放大，一部分为有源负反馈电路22，用于抑制处理后的微弱脑电神经信号的直流失调。

第一主放大器装置2的具体结构如图3所示。如图3所示，第一主放大器装置2可以分为两部分：由双端输入/输出差分放大器211、一个电容213和一个电阻212构成的主放大器21和由双端输入差分放大器221和三个电容222、223、224构成的有源负反馈电路22。输入的脑电神经信号通过输入端V_in进入主放大器21，经主放大器21的电容213，由双端输入/输出差分放大器211的输入端负极输入两端差分放大器211，信号经由两端差分放大器211前馈通路的反向输出端进入有源负反馈电路22，经由经双端输入差分放大器221与第二电容223并联构成的积分器反馈的信号通过由第三电容224、电阻212、和两端差分放大器211构成的微分器实现对主放大器21的传输函数的修正，降低其高频响应。最终两端差分放大器211的高频增益实现稳定。最终在电阻212连接双端输入/输出差分放大器211的一端与双端输入/输出差分放大器211的输出端负极输出信号。然后，设置第二放大器3，用于将经第一主放大器装置2处理后的脑电神经信号进行放大。具体第二放大器3的电路可见上述可植入式前端采集器中图5的说明。

最后，将经第二放大器3放大后的脑电神经信号输出给多路复用器4，多路复用器4在系统控制器6的控制下完成多通道的实时脑电神经信号的选择，并将选择的脑电神经信号输出给输出缓冲器5，输出缓冲器5在系统控制器6的控制下将脑电神经信号输出。