具有混合软硬件控制的高速缓存管理的多处理器系统

摘要

一种多处理器系统，具有后台存储器和多个处理元件(10)，每一个处理元件包括处理器核(100)和高速缓存电路(102)。处理器核(100)执行指令程序，并且高速缓存电路(102)高速缓存程序所访问的后台存储器数据。使用写回监控器电路(14)缓存写地址，写地址用于通过处理器核(100)中的至少一部分写数据。程序包括从写回监控器电路(14)中读取缓存的写回地址的命令，以及程序中针对读取缓存的写回地址的命令所读取的写回地址的高速缓存数据无效的命令。因此，部分通过硬件执行以及部分通过使用高速缓存的程序执行高速缓存存储器管理部分。处理核可以是VLIW核，在这种情况下，可以使程序不使用的指令时隙有用于包括针对高速缓存管理的指令。