低压降稳压器、直流对直流转换器以及低压降稳压方法

摘要

一种低压降稳压器、直流对直流转换器以及低压降稳压方法，该稳压器包括：一放大器，具有一正端，用以接收一参考电压；一主要源极随耦器，具有一源极，耦接至放大器的一负端，其中放大器的一输出端用以驱动主要源极随耦器的一栅极；以及至少一从属源极随耦器，具有一栅极，与主要源极随耦器的栅极为共栅极，以及一源极，用以作为低压降稳压器的一输出端。本发明当输出端进行繁重的切换时，直流对直流转换器无浪费很多能量；可驱动巨大的电容性负载；源极随耦器的直流能量损耗是非常小的。

说明书

技术领域

本发明涉及低压降稳压器(low dropout regulator，LDO regulator)、直流对直流转换器以及低压降稳压方法，尤其涉及一种以充电泵(charge pump)与源极随耦器(source follower)所构成的低压降稳压器。

背景技术

传统上，低压降稳压器(low drop out regulator，LDO regulator)包括一放大器(amplifier)和一闭回路反馈电路(closed-loop feedback circuit)，用以提供适当的输出电平(output level)。然而，限制性的(limited)频率响应意味着在高速应用下不是很有效率，并且当输出端连接至高电容值(large-capacitance)或低电流负载(low current loading)时，闭回路电路会导致系统不稳定。进一步来说，在先进工艺站点(process node)(例如0.13微米工艺或者低于0.13微米的工艺)中，特定的输出电平是需要放大供应电压(supply voltage)或箝制电压范围(voltage range)，以便进行特定的目的。

发明内容

有鉴于此，本发明提供一种低压降稳压器，包括：一放大器，具有一正端，用以接收一参考电压；一主要源极随耦器，具有一源极，耦接至放大器的一负端，其中放大器的一输出端用以驱动主要源极随耦器的一栅极；以及至少一从属源极随耦器，具有一栅极，与主要源极随耦器的栅极为共栅极，以及一源极，用以作为低压降稳压器的一输出端。

本发明也提供一种低压降稳压器，包括：一充电泵，用以提供一第一电压；以及一主要源极随耦器，具有一栅极，用以接收第一电压，以及一源极，用以提供低压降稳压器的一输出电压，其中主要源极随耦器操作在一第一模式时，主要源极随耦器的栅极的第一电压为一定值，并且主要源极随耦器操作在一第二模式时，输出电压追随供应至主要源极随耦器的一第二电压。

本发明提供一种直流对直流转换器，包括：一第一充电泵，用以提供一第一电压至一第一源极随耦器的一栅极，其中第一源极随耦器的一源极用以提供一第一供应电压，以便驱动一第一电路；以及一第二充电泵，用以提供一第二电压至一第二源极随耦器的一栅极，其中第二源极随耦器的一源极用以提供一第二供应电压，以便驱动一第二电路。

本发明提供一种低压降稳压方法，包括：提供一源极随耦器，其中源极随耦器具有一栅极，用以接收一栅极电压、一源极，用以提供一输出电压，以及一漏极；使用一充电泵，用以提供一第一定值电压电平至源极随耦器的栅极；允许源极随耦器操作在一第一模式，使得输出电压为一第二定值电压电平；以及允许源极随耦器操作在一第二模式，借此输出电压追随一供应电压。

本发明当输出端进行繁重的切换时，直流对直流转换器无浪费很多能量；可驱动巨大的电容性负载；源极随耦器的直流能量损耗是非常小的。

为了让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举一优选实施例，并配合所附图示，作详细说明如下：

附图说明

图1是本发明的低压降稳压器的一实施例，其中一低压降稳压器100以一放大器与一源极随耦器来实现。

图2是本发明的低压降稳压器的另一实施例，其中一低压降稳压器20以一充电泵与NMOS型源极随耦器来实现。

图3是本发明的低压降稳压器的另一实施例，其中一低压降稳压器300以一充电泵与PMOS型的一源极随耦器来实现。

图4是本发明的低压降稳压器的另一实施例，用以说明在闭回路模式下使用低压降稳压器200，并且监控电压Vgm1。

图5是本发明的充电泵的一实施例，其中一充电泵500用以搭配图2的NMOS型主要源极随耦器M1的一实施例。

图6是本发明的充电泵的另一实施例，其中一充电泵600用以搭配PMOS型主要源极随耦器M1的一实施例。

图7是本发明的一时序图，用以说明图2的供应电压Vsup、电压Vgm1和输出电压Vout之间的波形关系。

图8是本发明的直流对直流转换器的一实施例。

图9是本发明的另一时序图，用以说明供应电压HS或低压降稳压器300的输出电压Vout对应供应电压Vsup和电压Vgm1之间的关系。

其中，附图标记说明如下：

Vsup、LS、HS：供应电压；

Vref：参考电压；

Vout：输出电压；

X1：放大器；

M1：主要源极随耦器；

M2：从属源极随耦器；

NM1、PM1：源极随耦器；

I1、I2、Is：电流源；

R、R1：电阻；

C、C1、C2、C3：电容；

L：电感

CP、500、600：充电泵；

100、200、300：低压降稳压器；

CLK：时钟脉冲；

N1：及栅；

S1～S4：开关；

400：电路；

CMP：比较器

700、900：时序图；

800：直流对直流转换器；

PLVSFT、NLVSFT：位移器；

M4、M5：晶体管；

PDRV、NDRV：前级驱动器；

Vgm1、Vsm1、Vgsm1、Vcmp、Vdm1、Vgnm1、Vgpm1、Vp、Vn：电压；

C1t、C2t、C3t、C1b、C2b、C3b：节点；

①、②、③：参考圆；

具体实施方式

为了让本发明的目的、特征、及优点能更明显易懂，下文特举优选实施例，并配合所附图示做详细的说明。本发明说明书提供不同的实施例来说明本发明不同实施方式的技术特征。其中，实施例中的各元件的配置为说明之用，并非用以限制本发明。且实施例中附图标记的部分重复，是为了简化说明，并非意指不同实施例之间的关联性。

低压降稳压器-以放大器与源极随耦器来实现

图1是本发明的低压降稳压器的一实施例，其中一低压降稳压器100以一放大器(amplifier)与一源极随耦器(source follower)来实现。一供应电压Vsup提供电压至低压降稳压器100，在某些实施例中，供应电压Vsup可以是电池电压(例如电压Vbat，未绘出)。一电阻R和一电容C作为低压降稳压器100的一负载，在某些实施例中，负载可以是一处理器。电流源I1与I2用以提供电流路径至低压降稳压器100。

一放大器X1是非反相型(non-inverting)放大器，如其它许多方法一样，以正端(positive terminal)取代以负端(negative terminal)来接收一参考电压Vref。放大器X1从一主要源极随耦器M1的源极耦接至反相端(即负端)，形成反馈回路，用以稳定低压降稳压器100。换言之，确保放大器X1的频率响应是否恰当。放大器X1比较参考电压Vref和一电压Vsm1后，放大参考电压Vref和电压Vsm1的电压差。放大器X1控制电压Vsm1，使得电压Vsm1朝着等于参考电压Vref的电压值改变。举例来说，当电压Vsm1太小时，放大器X1施以一电压Vgm1使得电压Vsm1变大，当电压Vsm1太大时，放大器X1施以电压Vgm1使得电压Vsm1变小。

主要源极随耦器M1是NMOS型源极随耦器，用以预调节(pre-regulate)一从属源极随耦器M2所输出的电压，其中从属源极随耦器M2也为NMOS型源极随耦器。跨在从属源极随耦器M2上的电压降基本上与跨在主要源极随耦器M1上的电压降是相等的，而从属源极随耦器M2的输出跟随主要源极随耦器M1的输出。根据于现有技术，主要源极随耦器M1的输出和从属源极随耦器M2的输出相差大约100mV。

图1仅显示一个从属源极随耦器M2以供说明之用，但也可使用其他额外的源极随耦器，其中额外的源极随耦器并联从属源极随耦器M2(即每个漏极、栅极互为连接)，并具有对应的负载(即电容、电阻和输出电压Vout)。此外，从属源极随耦器M2的尺寸可大于主要源极随耦器M1。取决于应用条件和从属源极随耦器M2的使用个数，从属源极随耦器M2大于主要源极随耦器M1约十倍或一百倍的级数。主要源极随耦器M1的栅极和从属源极随耦器M2的栅极为共栅极，即使在输出电压Vout的节点发生快速切换，电流也不会改变太多，此是由于较大的从属源极随耦器M2响应于切换时能提供较大的电流。因此，以动态的观点来看，从属源极随耦器M2和主要源极随耦器M1不需要太多的电流即可在输出输出电压Vout的节点阻挡短时钟脉冲冲波干扰(glitch)。换言之，从属源极随耦器M2和主要源极随耦器M1提供较佳的动态响应和能源效率。

相较于其他公知方法，本发明实施例是具有优势的，在于非常小的放大器X1在使用较小的或不重要的电流(例如1毫安培的电流)伴随着较大的从属源极随耦器M2能调节负载上较大的电流，其中负载包括电阻R和电容C。实际上，供应至负载上的电流来自供应电压Vsup，但几乎没有电流通过从属源极随耦器M2和主要源极随耦器M1的栅极。从属源极随耦器M2和主要源极随耦器M1提供电流至负载，而不须较耗能的快速型放大器。进一步来说，因为从属源极随耦器M2不是放大器X1的反馈回路的一部分，从属源极随耦器M2的输出电压Vout不随电容C的容值大小改变而非常稳定。

本发明实施例使用NMOS晶体管作为源极随耦器，例如从属源极随耦器M2和主要源极随耦器M1，而非其他公知技术使用PMOS晶体管作为源极随耦器，是因为通常PMOS晶体管的驱动能力较差。在公知技术中使用PMOS晶体管作为源极随耦器时，用以驱动PMOS晶体管的放大器须为快速型的放大器，因此较浪费电源。

低压降稳压器-以充电泵来实现

图2是本发明的低压降稳压器的另一实施例，其中一低压降稳压器200以一充电泵(charge pump)与NMOS型源极随耦器来实现。相较于低压降稳压器100，低压降稳压器200包括一充电泵CP，用以取代放大器X1。为简单起见，图2并未显示如图1所示的从属源极随耦器M2，但提供一个或多个的从属源极随耦器M2结合充电泵CP也是本发明实施例的范畴。在低压降稳压器100中所使用的从属源极随耦器M2可应用在低压降稳压器200。

充电泵CP接收参考电压Vref，用以提供适当的电压Vgm1，即位在主要源极随耦器M1的栅极上的电压。本领域普通技术人员认为充电泵(例如充电泵CP)是一种直流对直流转换器(DC-DC converter)，可加倍、三倍、减半、缩放参考电压(例如参考电压Vref)或根据控制器(controller)和电路拓扑(circuit topology)等来产生任意的电压。时钟脉冲CLK提供时钟脉冲源至充电泵CP。输出电压Vout为电压Vsm1，即主要源极随耦器M1源极的电压。取决于应用条件，电压Vgm1可高于供应电压Vsup，这样可让低压降稳压器200操作成真正的低压降稳压器。即使供应电压Vsup降低至一个非常低的电压值，由于充电泵CP仍产生高于供应电压Vsup的电压Vgm1，使得低压降稳压器200可继续发挥其功能。附带说明，供应电压Vsup的电压范围大约2～5V。进一步来说，如果期望输出电压Vout为2.5V，电压Vgsm1为0.5V，则电压Vgm1为3V(例如电压Vsm1的电压值或Vout(2.5V)+Vgsm1(0.5V))。在某些实施例中，充电泵CP双倍放大电压值为1.5V的参考电压Vref，以提供3.0V至电压Vgm1。进一步来说供应电压Vsup的电压值为4.0V，并因为供应电压Vsup大于电压Vgm1，使得低压降稳压器200可正常地发挥其功能。在某些实施例中，如果供应电压Vsup的电压值降至3.0V或2.7V，低压降稳压器200继续发挥其功能，不像其他公知方法使用运算放大器(Operational Amplifier；OP-AMP)，而运算放大器很难操作在3.0V(例如与电压Vgm1相同的电压电平)，也无法操作在2.7V(例如低于电压Vgm1的电压电平)。

图3是本发明的低压降稳压器的另一实施例，其中一低压降稳压器300以一充电泵(charge pump)与PMOS型源极随耦器(source follower)来实现。较于低压降稳压器200，低压降稳压器300使用PMOS晶体管型的源极随耦器，用以取代NMOS晶体管型源极随耦器。因此，电压电平和各种元件(例如负载、电流源Is等等)是重新配置，用以搭配PMOS型源极随耦器来进行操作，本领域普通技术人员在阅读本发明后可轻易辨认出PMOS型与NMOS型源极随耦器的差异。本发明各种实施例不须限制供应电压的范围而提供低压降输出电平。举例来说，PMOS型源极随耦器的电压Vgsm1的电压值为-0.5V，充电泵CP产生电压Vgm1，其中电压Vgm1的电压值为(Vsup-2*Vref)或(Vsup-3V)或2.5V。进一步来说，供应电压Vsup的电压值为5.5V时，输出电压Vout的电压值为(Vsup-2.5V)或3.0V等等。

充电泵-操作模式

在本发明实施例中，充电泵CP使用在开回路模式或闭回路模式中。在开回路的实施例中，时钟脉冲CLK持续运行并且充电泵CP正常操作。输出电压Vout和电压Vgm1不进行监控，但所产生的电压Vgm1保持一定值，是由于电压Vgm1不随供应电压Vsup而改变，此定值为一估略值。上述例子有关于低压降稳压器200中的输出电压Vout的电压值期望在2.5V、电压Vgsm1的电压值大约为0.5V、电压Vgm1为估略值且保持为一定值，此定值大约为3.0V。在某些实施例中，充电泵CP双倍放大参考电压Vref以提供电压Vgm1，而电压Vgm1的电压电平约略为3V。

当充电泵CP在闭回路模式下使用反馈电路时，反馈电路能监控每个来源(例如具有输出电压Vout的节点)或主要源极随耦器M1的栅极(例如具有电压Vgm1的节点)，用以适当地开启/关闭充电泵CP。图4是本发明的低压降稳压器的另一实施例，其中电路400用以说明低压降稳压器200使用在闭回路模式下，并且监控电压Vgm1。如果电压Vgm1达到特定电压(例如3V)，则关闭充电泵CP。在图4中，电压Vgm1通过反馈电阻R1反馈至比较器(comparator)CMP的负端，以便将电压Vgmf(例如反馈电压)对参考电压Vref进行比较。在图4中，使用两个反馈电阻R1用以形成分压器(voltage divider)，以便将电压Vgmf分压成电压Vgm1的一半或1.5V。进一步来说，参考电压Vref连接至比较器CMP的非反向输入端和充电泵CP。比较器CMP比较电压Vgmf和参考电压Vref，并且提供适当的电压Vcmp。如果电压Vgmf低于参考电压Vref，比较器CMP提供高电压电平的电压Vcmp。当电压Vgmf达到参考电压Vref或高于参考电压Vref时，比较器CMP提供低电压电平的电压Vcmp。及栅(AMD gate)N1控制时钟脉冲CLK，举例来说，当电压Vcmp为高电压电平，允许时钟脉冲CLK通过，当电压Vcmp为低电压电平时，禁能(disable)时钟脉冲CLK。事实上，当电压Vgmf低于参考电压Vref时，时钟脉冲CLK启动(activate)充电泵CP，并且当电压Vgmf到达参考电压Vref或比参考电压vref还高时，关闭(de-activated)(例如停止运转)充电泵CP。

在某些实施例中，反馈回路电路由主要源极随耦器M1的源极(source)开始(例如具有电压Vsm1的节点)，而非从主要源极随耦器M1的栅极(例如具有电压Vgm1的节点)。在这样的条件下，当电压Vsm1的电压值为(Vgm1-Vgsm1)时，根据电压Vgsm1调整参考电压Vref。在某些实施例中，反馈率调整至Vref/Vout，其中输出电压Vout是预定值，如2.5V。因此，当输出电压Vout的电压值低于2.5V时，充电泵CP正常地操作，但输出电压Vout达到期望电压电平2.5V时，禁能(disable)充电泵CP。

充电泵-第一实施例

图5是本发明的充电泵的一实施例，其中一充电泵500用以搭配图2的NMOS型主要源极随耦器M1的一实施例。充电泵500的输出电压即为电压Vsm1，并且相依于参考电压Vref，为了方便说明，设定参考电压Vref为1.5V。参考圆①和②指出在特定的时间相位P1或P2中，开关是关闭或开启。图5显示在时间相位P1时，关闭开关S1和S2，且开启开关S3和S4，在时间相位P2时，开启开关S1和S2，关闭开关S3和S4。

在时间相位P1时，开关S1和S2均关闭(并且开关S3和S4均开启)，电容C1通过节点C1b连接至参考电压Vref，并且通过节点C1b接地，因此将电容C1充电至参考电压Vref的电压电平。在时间相位P2时，节点C1b连接至参考电压Vref、节点C1t连接至节点C2t。事实上，电容C1的两个末端经历参考电压vref的电压电平，因此节点C1t为参考电压vref的两倍电压电平。进一步来说，因为节点C1t耦接至节点C2t，节点C1t上的两倍参考电压Vref的电压电平传递至电容C2或主要源极随耦器M1的栅极，导致电压Vgm1为两倍参考电压Vref或3V。在某些实施例中，图2所示的时钟脉冲CLK用以控制开关S1、S2、S3和S4等等。举例来说，时钟脉冲CLK的第一逻辑状态(例如低电压电平)开启第一组开关(例如开关S1和S2)和关闭第二组开关(例如开关S3和S4)。相似地，时钟脉冲CLK的第二逻辑状态(例如高电压电平)关闭第一组开关(例如开关S1和S2)和开启第二组开关(例如开关S3和S4)。

充电泵-第二实施例

图6是本发明的充电泵的另一实施例，其中一充电泵600用以搭配PMOS型主要源极随耦器M1的一实施例。充电泵600所产生的电压Vgm1的电压值等同于(Vsup-2*Vref)或(Vsup-3V)，并且可使用在低压降稳压器300中。相较于充电泵500，充电泵600还包括电容C3和开关S5、S6和S7。

在时间相位P1时，开关S1和S2均关闭。在时间相位P2时，开关S3、S4和S5均关闭，在时间相位P3时，开关S6和S7均关闭。类似于充电泵500，电容C2的节点C2t在时间相位P2时的电压电平为(2*Vref)。此外，在时间相位P3时，将(2*Vref)的电压电平转移至节点C3t，其中节点C3t是连接至供应电压Vsup，节点C3b的电压电平为(Vsup-2*Vref)或(Vsub-3V)，导致电压Vsm1的电压值为(Vsub-3V)。相似于图5的实施例，时钟脉冲CLK的第一逻辑状态(例如低电压电平)开启第一组开关(例如开关S1和S2)，并且关闭第二组开关(例如开关S3、S4和S5)，时钟脉冲CLK的第二逻辑状态(例如高电压电平)关闭第一组开关(例如开关S1和S2)，并且打开第二组开关(例如开关S3、S4和S5)。根据应用条件，时间相位P3可以与时间相位P1相同，用以降低电路的复杂度。

相较于公知技术，本发明实施例是具有优势的，在于没有复杂的类比电路来产生电压Vam1。本发明实施例使用简单开关和电容，因此本发明实施例提供完整的供应电压Vsup至主要源极随耦器M1的栅极。

以波形图进行说明

图7是本发明的一时序图，用以说明图2的供应电压Vsup、电压Vgm1和输出电压Vout之间的波形关系。

在图7中，供应电压Vsup的电压值从开始至时间t1保持在3V，在时间t2的时间内从3V提升至5.5V，在时间t3和时间t4的时间内从5.5V下降至2.2V，最后在时间t5停留在2.2V。电压Vgm1的电压值从时间t1至时间t5均保持在3V。

在时间t1、t2和t3内，电压Vgm的电压值减供应电压Vsup的电压值小于主要源极随耦器M1的临界电压(threshold voltage)，使得主要源极随耦器M1操作在饱和模式(saturation mode)，因此输出电压Vout的电压电平等于电压Vsm1的电压电平(例如主要源极随耦器M1源极上的电压)，并且输出电压Vout的电压值保持在2.5V。由于在时间t1、t2和t3内电压Vgm1并未改变，并且输出电压Vout的电压值等于(Vgm1-Vgsm1)，因此当电压Vgm1不改变时，输出电压Vout也不改变。在时间t4和时间t5时，当供应电压Vsup的电压值降得很低时，例如供应电压Vsup的电压值低于预定电压或(Vgm1-Vsup)的电压值大于主要源极随耦器M1的临界电压，因此主要源极随耦器M1离开饱和模式(例如饱和区)至电阻模式(resistive mode)或三极区模式(triode region mode)，其中主要源极随耦器M1的表现就像一个电阻作为连接供应电压Vsup和输出电压Vout的开关。因此，主要源极随耦器M1的源极电压(例如输出电压Vout)实质上是等于主要源极随耦器M1的漏极电压(例如电压Vdm1或电压Vsup)。换句话说，输出电压Vout等于供应电压Vsup(例如Vout＝Vsup)。在时序图700中，电压Vgm1和供应电压Vsup在时间t1重叠，并且供应电压Vsup和输出电压Vout重叠在时间t4和t5。再次说明，只要主要源极随耦器M1在饱和区，无论供应电压Vsup怎样变化，本发明实施例提供稳定的输出电压Vout，并且当主要源极随耦器M1操作在三级区时，输出电压Vout追随(follow)供应电压Vsup。

典型直流对直流转换器

图8是本发明的直流对直流转换器的一实施例。根据应用条件，供应电压Vsup可从电池输出，其电压值大约为3V～5.5V。电感L、电容C和电流源Is作为直流对直流转换器800的输出负载。本发明实施例提供两内部的供应电压LS与HS来驱动前级驱动器(pre-driver)NDRV和PDRV，以产生数字切换输出的输出电压Vout。

在本发明实施例中，充电泵控制器CPctrl提供电压Vgnm1和Vgpm1至两源极随耦器NM1和PM1的栅极。举例来说，充电泵控制器CPctrl包括两个充电泵，其中一充电泵(例如充电泵500)用以驱动源极随耦器NM1，另一个充电泵(例如充电泵600)则驱动源极随耦器PM1。源极随耦器NM1使电流流至移位器(level shifter)NLVSFT和前级驱动器NDRV，同时源极随耦器PM1降低电流流至移位器PLVSFT和前级驱动器PDRV。源极随耦器NM1的输出端提供供应电压LS，同时源极随耦器PM1的输出端提供供应电压HS。在某些实施例中，供应电压LS的电压值为(2*Vref-Vthn)的最大值，或者小于(2*Vref-Vthn)且大于电压VSS(VSS的电压值为0V)。供应电压HS的电压值不大于(Vsup-2*Vref-Vthp)，其中Vthn为NMOS型源极随耦器的临界电压而Vthp为PMOS型源极随耦器的临界电压。在此配置中，供应电压LS和HS固定晶体管M5和M4的栅极电压至预定电平(例如晶体管M5和M4的栅极电压各别为(2*Vref-Vthn)和(Vsup-2*Vref-Vthp))，用以符合先进工艺中(例如0.13微米工艺或者低于0.13微米的工艺)可靠度及漏极扩展性元件的规范。本领域普通技术人员可轻易了解供应电压HS和LS各别为低压降稳压器200和300的输出电压Vout。电压Vgnm1和Vgpm1各别为低压降稳压器200和300的电压Vgm1。

前极驱动器PDRV和NDRV分别驱动PMOS型晶体管M4和NMOS型晶体管M5。晶体管M4和M5形成输出驱动器(output driver)并可称为功率级(power stage)。在某些实施例中，晶体管M4和M5为扩展性漏极晶体管，即允许来自供应电压的高电平电压。举例来说，晶体管M5的漏极电压(例如电压Vdm5，但并未绘出)范围从0V至5.5V，但栅极电压(例如电压Vgm5，但并未绘出)范围从0V至2.5V。相似地，晶体管M4的漏极电压(例如电压Vdm4，但并未绘出)范围从0V至供应电压Vsup的电压值，但栅极电压(例如电压Vgm5，但并未绘出)范围从(Vsup-2.5V)至供应电压Vsup的电压值或(3V～5.5V)。根据应用条件，晶体管M4和M5非常大足以控制输出切换至电流为1安培。

在某些实施例中，直流对直流转换器800可以使用的供应逻辑电平大约为1.0V，位移器Plvsft和Nlvsft位移可用的供应逻辑电平1.0V，用以提供电平在0V～LS间适当的电压至晶体管M5，或者提供电平在HS～Vsup间适当的电压至晶体管M4。

电压Vp和Vn各别控制位移器Plvsft和Nlvsft。在某些实施例中，电压Vp和Vn高态有效(active high)和彼此互斥(mutually exclusive)。电压Vp和Vn一起控制电感L来决定电感L是通过晶体管M4来连接供应电压Vsup或者是通过晶体管M5来连接电压VSS。当电压Vp为启动(activate)状态(例如高电压电平)，电压Vp启动(turn on)位移器Plvsft，并且将电感L和电容C充电至供应电压Vsup的电平。当电压Vn为启动(activate)状态(例如高电压电平)，电压Vn启动(turn on)位移器Nlvsft，并且将电感L和电容C放电至接地电平。在某些实施例中，电压Vp和Vn的工作周期(duty cycle)决定是否将电感L和电容C充电至高电压电平或放电至低电压电平，以便影响输出的输出电压Vout。

本发明实施例的直流对直流转换器800使用充电泵和源极随耦是具有高效率的，在于当输出端进行繁重的切换时，直流对直流转换器800无浪费很多能量。进一步来说，本发明实施例提供固态的供应电压LS和HS，用以驱动巨大的电容性负载。源极随耦器NM1与PM1的直流能量损耗是非常小的。

图9是本发明的另一时序图，用以说明供应电压HS(如图8所示的供应电压HS)或低压降稳压器300的输出电压Vout对应供应电压Vsup和电压Vgm1关系图。从时间t1至t4，当(Vgm1＞Vthp)时(主要源极随耦器M1的临界电压)或(Vsup＞2*Vref+Vthp)时，PMOS型主要源极随耦器M1操作在饱和区，并且(Vout＝Vgm1+Vgsm1)(Vgsm1为跨在主要源极随耦器M1的栅极和源极上的电压)。在时间t5和t6时，则(Vgm1＜Vthp)或(Vsup＜2*Vref+Vthp)，则主要源极随耦器M1操作在三极区并且(Vout＝0V)。换言之，在每一个时间点t1～t6，电压间的关系可以用以下表示：

时间t1：Vgm1＞Vthp，Vout＝Vam1+Vgsm1

时间t2、t3：Vgm1＞Vthp，Vout＝Vgm1+Vgms1

时间t4：Vgm1＞Vthp，Vout＝Vgm1+Vgms1

时间t5：Vgm1＜Vthp，Vout＝0V

时间t6：Vgm1＜Vthp，Vout＝0V

如上所述，主要源极随耦器M1在时间t1至t4时操作在饱和模式，在时间t5至t6时操作在三级模式。

虽然本发明已以优选实施例揭示如上，然其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可做些许更动与润饰。举例来说，充电泵500双倍放大参考电压Vref以供说明之用，其他充电泵提供不同的电压电平(数倍放大参考电压，供应电压Vsup加/减参考电压Vref等等)也为本发明实施例的范畴。虽然图中所示的各种NMOS晶体管或PMOS晶体管，但本发明并不限定于此，装置所选定的晶体管种类(例如NMOS晶体管或PMOS晶体管)为方便或设计选择上所需，本发明实施例适用于各种晶体管的改变和组合，各种信号以特别的逻辑电平来操作晶体管，其中所选定的逻辑电平和晶体管为设计选择之用，本发明实施例也可适用于其他不同的设计选择。

本发明已经由数种实施例揭示如上。本领域普通技术人员应能以本发明所揭示的技术内容作为基础来设计或修改其他的工艺或架构来达到相同于本发明的目的和/或优点。本领域普通技术人员应能知悉在不脱离本发明的精神和架构的前提下，当可作些许更动、替换和置换。本发明的范畴当视所附权利要求而定。