基于n-InP的单片集成的光逻辑门及其制作方法

摘要

一种基于n-InP的单片集成的光逻辑门，包括：一基片；一n型稀释波导层制作于基片之上；一下限制层、多量子阱层、上限制层、盖层和接触层依次制作于n型稀释波导层之上，形成电吸收调制器结构；一N型宽禁带层、P型窄禁带吸收层、P型重掺杂的InP电子阻挡层和P型重掺杂InGaAs接触层，依次制作于n型稀释波导层之上，形成单行载流子探测器的结构；一n型金属电极层制作于n型释波导层之上；一氮化硅或氧化硅绝缘覆盖层制作于n型金属电极层之上，并将电吸收调制器结构和单行载流子探测器结构的侧面及其周围覆盖；一聚合物包层制作于氮化硅或氧化硅绝缘覆盖层之上；一薄膜电阻制作于聚合物包层之上；一P型微带线状金属电极和P型电极板制作于聚合物包层之上，并通过薄膜电阻连接。

说明书

技术领域

本发明属于光电集成(0EIC)领域，特别是指一种n-InP衬底上单片集成波导型单行载流子探测器(WG-UTC-PD)、内台阶量子阱电吸收调制器(IQW-EAM)以及薄膜电阻和MIM电容以实现光逻辑与门的技术方案和制作方法。

背景技术

当前的光通讯网络为光电混合网络，信息在光纤中的传输容量极大，目前已达20Tbit/s以上；但是信息在光网络节点上处理速度只能达到Gbit/s量级，网络节点上信息处理速度是目前光网络性能提升的瓶颈。目前光信息处理的方法中，传统的光电光方案，技术成熟工作稳定，但是采用级联的电光转换器件和光电转换器件，增大系统的复杂度和封装的成本，并且速度受电互联和电放大的限制在～Gbit/s量级；而全光信息处理的方案，工作速度可以达到100Gbit/s以上，在基于波长的路由、上下路等有较好的应用，但是在3R再生、波长转换等基本的光信息处理上，工作仍不稳定。为此，一种单片集成的PD-EAM(光-电-光转换)方案得到重视，它单片集成了单行载流子光电探测器(光电转换部分)和光电吸收调制器(电光转换部分)，它既有传统光-电-光的方案工作稳定技术成熟的优点，同时有着极大的信息处理能力(500Gbit/s)，同时从系统角度可以把它看做是透明的光逻辑门器件，简化了系统复杂度。

目前单片集成的PD-EAM逻辑门的主要研究目标是提高工作速度和降低功率消耗及器件的制作及封装的复杂度。从单个器件对整个集成器件性能影响考虑，光电探测器要满足高速、高效、高饱和输出功率，而电吸收调制器需要达到高速和低的驱动电压。单行载流子光电探测器由于其优异的速度和输出性能而备受关注，但是目前国际上类似器件的设计和制作均采用面入射结构的探测器，这将不能解决效率和速度的矛盾，同时采用半绝缘掺Fe-InP作为衬底，将会增加器件制作的复杂度。

本发明提出了一种基于n-InP的单片集成的光逻辑门及其制作方法，在n-InP上单片集成了波导型单行载流子光电探测器，内台阶量子阱电吸收调制器，和由MIM电容和薄膜电阻组成的偏置电路。该集成逻辑门制作工艺简单，光功率和电功率损耗小，有效解决了传统器件的制作工艺复杂和功率损耗过大的问题。

发明内容

本发明的目的是提供一种基于n-InP的单片集成的光逻辑门及其制作方法。在n型InP上制作稀释波导型单行载流子光电探测器和内台阶量子阱电吸收调制器，并完成薄膜电阻和偏置电容MIM的制作；其中稀释波导型单行载流子光电探测器既具有单行载流子探测器优越的速度和输出性能，又具有稀释波导型探测器优异的耦合效率和量子效率；内台阶量子阱电吸收调制器通过采用插入内台阶势垒层延迟量子限制斯塔克效应中红移在较高电场下才能发生，最终增大EAM电压偏置点，同时保持较大的调制效率和降低静电屏蔽效应。增大EAM电压偏置点的目的是为了能和稀释波导型单行载流子光电探测器共用一个偏置电压，简化了偏置电路。在本发明中集成了一个偏置电容MIM同时对PD和EAM提供偏置电压，并将所有高速电信号限制在集成逻辑门中。该集成逻辑门具有制作工艺简单和光功率及电功率损耗小的优点，有效降低了工艺难度和成本。

本发明提供一种基于n-InP的单片集成的光逻辑门，包括：

一基片；一n型稀释波导层，该n型稀释波导层制作于基片之上；一InGaAsP下限制层、多量子阱层、InGaAsP上限制层、p型重掺杂InP盖层和P型重掺杂InGaAs接触层依次制作于n型稀释波导层之上，且位于n型稀释波导层的中间，形成电吸收调制器结构；一未掺杂或低掺杂的N型宽禁带层、P型重掺杂的窄禁带吸收层、P型重掺杂的InP电子阻挡层和P型重掺杂InGaAs接触层，依次制作于n型稀释波导层之上，并位于电吸收调制器结构的一侧，形成单行载流子探测器的结构；一n型金属电极层，该n型金属电极层制作于n型释波导层之上，并位于电吸收调制器结构和单行载流子探测器结构的两侧；一氮化硅或氧化硅绝缘覆盖层，该氮化硅或氧化硅绝缘覆盖层制作于n型金属电极层之上，并将电吸收调制器结构和单行载流子探测器结构的侧面及其周围覆盖，仅露出P型重掺杂InGaAs接触层和P型重掺杂InGaAs接触层的上表面及电吸收调制器结构的另一侧的部分n型金属电极层；一聚合物包层，该聚合物包层制作于氮化硅或氧化硅绝缘覆盖层之上，同时将电吸收调制器结构的另一侧的部分n型金属电极层露出来；一薄膜电阻，该薄膜电阻制作于聚合物包层之上；一P型微带线状金属电极和P型电极板制作于聚合物包层之上，并通过薄膜电阻连接。

本发明还提供一种基于n-InP的单片集成的光逻辑门的制作方法，包括如下步骤：步骤1：在n型InP基片上依次生长n型稀释波导层、InGaAsP下限制层、多量子阱层、InGaAsP上限制层、p型重掺杂InP盖层和P型重掺杂InGaAs接触层；步骤2：在P型重掺杂InGaAs接触层上面生长一层SiO₂掩模，然后通过掩膜光刻制作二次外延保护图形，在电吸收调制器区留下SiO₂掩膜，其余区域腐蚀掉SiO₂掩膜；步骤3：将无SiO₂掩膜的区域腐蚀至下稀释波导层；步骤4：二次MOCVD外延，在无SiO₂掩模区的n型稀释波导层上生长未掺杂或低掺杂的N型宽禁带层的两侧，P型重掺杂的窄禁带吸收层，P型重掺杂的InP电子阻挡层和P型重掺杂InGaAs接触层，然后腐蚀掉表面剩下的SiO₂掩膜；步骤5：在外延片上再次生长一层SiO₂掩模，然后通过掩膜光刻制作脊刻蚀保护图形，在电吸收调制器区和单行载流子光电探测器区留下SiO₂掩膜，其余区域腐蚀掉SiO₂掩膜；步骤6：将无SiO₂掩膜的区域刻蚀至n型稀释波导层中，采用干法刻蚀方法一次形成电吸收调制器脊波导和单行载流子光电探测器脊波导；步骤7：通过光刻显影，露出电吸收调制器脊波导122的两端，依次腐蚀掉SiO₂掩膜层和P型InGaAs接触层，然后在该区域进行氦离子注入，形成电吸收调制器的无源区；步骤8：采用自对准光刻掩膜版再次曝光，用湿法腐蚀掉单行载流子光电探测器脊波导前端的SiO₂掩膜层、P型重掺杂InGaAs接触层、P型重掺杂的InP电子阻挡层和P型重掺杂的窄禁带吸收层，形成无源入射窗口区；步骤9：在刻蚀的电吸收调制器脊波导和单行载流子光电探测器脊波导两侧的n型稀释波导层上制作N型金属电极；步骤10：N型金属电极上生长氮化硅或氧化硅绝缘覆盖层，通过掩膜光刻制作氮化硅或氧化硅绝缘覆盖层，将电吸收调制器脊波导和单行载流子光电探测器脊波导包在其中，并露出电吸收调制器脊波导中的P型InGaAs接触层和单行载流子光电探测器脊波导中的P型重掺杂InGaAs接触层；步骤11：在氮化硅或氧化硅绝缘覆盖层上淀积聚合物层，通过光刻形成聚合物包层，并露出电吸收调制器脊波导中的P型InGaAs接触层和单行载流子光电探测器脊波导中的P型重掺杂InGaAs接触层；步骤12：在聚合物层上表面制作薄膜电阻；步骤13：在聚合物表面溅射TiAu，通过掩膜图形以形成P型微带线状金属电极和P型金属电极板；步骤14：将衬底减薄，完成整个器件的制作。

附图说明

为了进一步说明本发明的方法，下面结合附图对本发明详细说明之，其中：

图1A是本发明的基于n-InP的单片集成的光逻辑门的器件结构示意图；

图1B是本发明的基于n-InP的单片集成的光逻辑门器件结构中的横截面A-A’的详细外延层结构

图1C是本发明的基于n-InP的单片集成的光逻辑门器件中的的横截面B-B’的详细外延层结构

图2A-F是本发明的基于n-InP的单片集成的光逻辑门的制作流程图

具体实施方式

请参阅图1A-C，本发明基于n-InP的单片集成的光逻辑门，包括：

一基片101，该基片101为n型(100)InP衬底，如图1A所示；

一n型稀释波导层102，该n型稀释波导层102制作于基片101之上，n型稀释波导层102是由5-10个周期的InP层和InGaAsP层交替组成，掺杂浓度均为1×10¹⁸cm^-3；其中InGaAsP层的带隙波长在1.1-1.3μm之间，和InP衬底的晶格常数匹配；该稀释波导层102的总厚度在1.5-4μm，引入稀释波导层102，可以大大提高光纤-波导的耦合效率。

一未掺杂InGaAsP下限制层103、未掺杂多量子阱层104、未掺杂InGaAsP上限制层105、p型重掺杂InP盖层106和P型重掺杂InGaAs接触层107依次制作于n型稀释波导层102层之上(如图1B所示)，形成电吸收调制器结构，其中的未掺杂多量子阱层104为内台阶型多量子阱结构，即在多量子阱层中的靠近P电极116方向的阱中分别插入一层未掺杂InGaAsP层，该未掺杂InGaAsP层的禁带宽度介于阱材料的禁带带宽和垒材料的禁带带宽之间；未掺杂多量子阱层104的带隙波长在1480-1500nm，厚度为150nm左右，同时在未掺杂多量子阱层104中引入压应变，进一步分离价带中的重空穴和轻空穴带，从而实现偏振不灵敏；未掺杂多量子阱层104与未掺杂InGaAsP下限制层103和未掺杂InGaAsP上限制层105构成电吸收调制器的有源区，其中未掺杂InGaAsP下限制层103和未掺杂InGaAsP上限制层105的带隙波长在1.1-1.3μm，厚度均在60-120nm，其中p型重掺杂InP盖层106的厚度和掺杂浓度分别为1.8μm和1×10¹⁸cm^-3，P型重掺杂InGaAs接触层107的厚度和掺杂浓度分别为0.1μm和1×10¹⁹cm^-3；该内台阶型多量子阱结构可以延迟量子限制斯塔克效应中红移发生，最终增大EAM电压偏置工作点，增大EAM电压偏置点的目的是为了能和单行载流子光电探测器共用一个偏置工作电压，这个最佳工作电压在4V左右，因而需要消耗的电功率并不大；

一未掺杂或低掺杂的N型宽禁带层108、P型重掺杂的窄禁带吸收层109、P型重掺杂的InP电子阻挡层110和P型重掺杂InGaAs接触层111，依次制作于n型稀释波导层102之上，并位于电吸收调制器结构的一侧，形成单行载流子光电探测器结构，如图1C所示，其中未掺杂或低掺杂的N型宽禁带层108为光折射率匹配层，其禁带宽度大于等于n型稀释波导层102中的InGaAsP层的禁带宽度，和InP衬底的晶格常数匹配，可以使稀释波导中的光快速地耦合到P型重掺杂的窄禁带吸收层109中去，从而可以有效提高单行载流子光电探测器的响应度；未掺杂或低掺杂的N型宽禁带层108还作为单行载流子光电探测器的电子收集层，起到收集光生电子的作用，由于该层为未掺杂或低掺杂层，有外加偏压时，可在该层产生高电场，从而加快电子向n型电极漂移，从而减小了电子在该层中的漂移时间，可以提高探测器的带宽，同时该层的厚度为0.5μm，可以有效降低探测器的电容，从而降低了器件的RC时间常数，有利于进一步提高器件带宽性能，其中P型重掺杂的窄禁带吸收层109的材料可以为InGaAsP层或InGaAs，和InP衬底的晶格常数匹配，掺杂浓度为1×10¹⁸cm^-3，对长波长段1.3-1.6μm的光吸收性好，该层为P型耗尽吸收层，只有电子作为有源载流子，因此称之为单行载流子探测器，这种结构可以有效减小空间电荷效应，提高饱和功率，并且由于电子比空穴的饱和速度高，因此电子在该层中的渡越时间很短，可以实现较高的带宽，其中P型重掺杂的宽禁带电子阻挡层110和P型重掺杂InGaAs接触层111的掺杂浓度分别为2×10¹⁸cm^-3和1×10¹⁹cm^-3，厚度分别采用为1.2μm和0.1μm，目的是为了保证能用干法刻蚀一次刻蚀单行载流子光电探测器脊波导和电吸收调制器脊波导；

一n型金属电极层112，该层制作于n型释波导层102之上，并位于电吸收调制器结构和单行载流子探测器结构的周围，与各层水平距离为5-10μm，n型金属电极层112的材料为Au/Ge/Ni，厚度为0.3-0.5μm；

一氮化硅或氧化硅绝缘覆盖层113，该层制作于n型金属电极层112之上，并将电吸收调制器结构和单行载流子探测器结构的侧面及其周围覆盖，仅露出P型重掺杂InGaAs接触层107和P型重掺杂InGaAs接触层111的上表面及电吸收调制器结构的另一侧的部分n型金属电极层112；露出的电吸收调制器结构的另一侧的部分n型金属电极层112用作n型电极焊点；

一聚合物包层114，该层制作于氮化硅或氧化硅绝缘覆盖层113之上，同时露出P型重掺杂InGaAs接触层107和P型重掺杂InGaAs接触层111的上表面及电吸收调制器结构的另一侧的部分n型金属电极层112，露出的部分n型金属电极层112和氮化硅或氧化硅绝缘覆盖层113露出的相同，都是为了作n型电极焊点；该聚合物包层114的边缘部分呈斜坡状，主要起钝化和平坦化作用，可以使其上的电极缓慢下降，避免陡直下降引起的电极断裂问题；

一TaN薄膜电阻115，该层制作于聚合物包层114之上；

一P型微带线状金属电极116和P型电极板117制作于聚合物包层114之上，并通过薄膜电阻115连接；其中采用P型微带线状金属电极116，若使光波和微波同向传输，则可以利用其行波效应，有效传输高频信号，实现高速工作；其中P型电极板117，氮化硅或氧化硅绝缘覆盖层113，和n型金属电极层112形成金属-绝缘体-金属(MIM)电容118，该金属-绝缘体-金属(MIM)电容118与其中的薄膜电阻115一起组成了一个简单的偏压电路119，可以通过偏压电路119同时对电吸收调制器和单行载流子光电探测器提供直流偏置，也即是电吸收调制器和单行载流子光电探测器共用一个偏置电压，大大简化了对器件测试和封装要求；

请参照图1A-1C，图1揭示了本发明的一种基于n-InP的单片集成的光逻辑门的器件结构和外延层结构示意图，图2A-2K揭示了该器件的工艺流程。本发明所揭示的制作工艺能够有效克服了高集成器件的制作工艺复杂的难题，能够有效降低成本。

请参阅图2A-2F，本发明一种基于n-InP的单片集成的光逻辑门的制作方法，包括如下步骤：

步骤1：2英寸的n型InP衬底基片101的(100)面上采用低压金属有机化学气相淀积(MOCVD)方法进行一次外延生长：依次生长n型稀释波导层102，InGaAsP下限制层103，多量子阱层104，InGaAsP上限制层105，p型重掺杂InP盖层106和P型重掺杂InGaAs接触层107，其中生长过程中气压和温度分别为22mpa和655℃；

步骤2：在一次外延完成后，接着在外延片的P型重掺杂InGaAs接触层107上面采用气象外延沉积(PECVD)或者热化学沉积(CVD)的方法生长SiO₂掩模120，厚度约为200nm，然后通过掩膜光刻制作二次外延生长保护图形，在电吸收调制器区留下SiO₂掩膜120，其余区域腐蚀掉SiO₂掩膜；

步骤3：然后在SiO₂掩模图形120的保护下，将无SiO₂掩膜的区域采用选择性湿法腐蚀液依次腐蚀P型重掺杂InGaAs接触层107、p型重掺杂InP盖层106、InGaAsP上限制层105、多量子阱层104和InGaAsP下限制层103，停止在稀释波导层上，如图2A所示；

步骤4：然后采用金属有机化学气相淀积(MOCVD)方法在无SiO₂掩模区的n型稀释波导层102上进行二次外延生长，依次外延生长未掺杂或低掺杂的N型宽禁带层108、P型重掺杂的窄禁带吸收层109、P型重掺杂的宽禁带电子阻挡层110和P型重掺杂InGaAs接触层111，然后腐蚀掉SiO₂掩模图形120；

步骤5：在外延片上再次采用气象外延沉积(PECVD)或者热化学沉积(CVD)的方法生长SiO₂掩模121，厚度约200nm，然后通过掩膜光刻制作脊刻蚀保护图形，在电吸收调制器区和单行载流子光电探测器区留SiO₂掩膜121，其余区域腐蚀掉SiO₂掩膜；

步骤6：如图2B所示，在SiO₂掩膜121保护下，采用干法刻蚀方法刻蚀形成电吸收调制器脊波导122和单行载流子光电探测器脊波导123，刻蚀深度至n型稀释波导层102中，电吸收调制器脊波导122的宽度和长度分别为3μm和200μm，单行载流子光电探测器脊波导123的宽度和长度分别为5μm和60μm，干法刻蚀可以将电吸收调制器脊波导122和单行载流子光电探测器脊波导123一次形成，大大简化了工艺步骤；其中反应离子刻蚀(RIE)采用刻蚀反应气体为CH₄、Ar、H₂，反应均在0.067mbar的反应气压下进行，反应温度为室温，在每次刻蚀实验前，反应都用50W的射频功率下起辉的等离子体O2清洗10分钟，以保证反应室清洁，保证试实验的可重复性。与纯湿法刻蚀相比，采用反应离子刻蚀方法来刻脊，不但保证脊侧面的陡直度，并且易于控制侧向尺寸和形貌，但是反应离子刻蚀过程中，会在刻蚀表面产生聚合物积累，为了去除反应离子刻蚀在材料表面产生的聚合物，需要对芯片进行氧等离子清洗，又由于反应离子刻蚀会对电吸收调制器脊波导122和单行载流子光电探测器脊波导123的两侧产生损伤，可采用光栅Br腐蚀25s，腐蚀深度大约为80nm，从而去除干法刻蚀会对电吸收调制器脊波导122和单行载流子光电探测器脊波导123的两侧产生损伤层；

步骤7：湿法刻蚀去RIE损伤之后，在晶片上旋涂5μm的厚胶，通过光刻显影，露出电吸收调制器脊波导122的两端，采用选择性湿法腐蚀液HF和HCl∶H₂O∶H₂O₂(3∶1∶1)依次腐蚀掉SiO₂掩膜层121和P型InGaAs接触层107，然后在该区域进行氦离子注入，形成电吸收调制器的无源区124，如图2C所示。两端的电吸收调制器的无源区124的长度分别为30μm，注入条件为50kev/4×10¹³，100kev/4×10¹³，180kev/4×10¹³，通过氦离子注入使电吸收调制器的无源区124成为高阻区，不受外加电场影响，利用等离子打胶机打胶20分钟，取出片子，放进煮沸的丙酮溶液中去除光刻胶，同时把片子清洗干净；

步骤8：再次在晶片上旋涂5μm的厚胶，采用自对准光刻掩膜版曝光翻转显影，然后采用湿法腐蚀液HF溶液、HCl∶H₂O∶H₂O₂(3∶1∶1)、稀HCl溶液、HCl∶H₂O∶H₂O₂(3∶1∶1)，依次腐蚀掉单行载流子光电探测器脊波导123前端的SiO₂掩膜层121、P型重掺杂InGaAs接触层111、P型重掺杂的InP电子阻挡层110和P型重掺杂的窄禁带吸收层109，形成长度为20μm无源入射窗口区125，如图2C所示；

步骤9：采用金属带胶剥离的方法在刻蚀的电吸收调制器脊波导122和单行载流子光电探测器脊波导123两侧的n型稀释波导层102上蒸镀的N型Au/Ge/Ni金属电极112，如图2D所示，然后合金以形成欧姆接触，合金温度为410度，时间30s；

步骤10：清洗干净，在晶片的N型金属电极112上采用PECVD在300℃温度下生长一氮化硅或氧化硅绝缘覆盖层113，厚度为400nm，通过光刻并翻转显影，采用反应离子刻蚀(RIE)刻蚀掉电吸收调制器脊波导122和单行载流子光电探测器脊波导123上的氮化硅或氧化硅绝缘覆盖层，并将电吸收调制器脊波导122和单行载流子光电探测器脊波导123包在其中，仅露出P型InGaAs接触层107和P型重掺杂InGaAs接触层111；然后去胶，通过涂胶光刻显影，采用反应离子刻蚀(RIE)刻蚀掉外延片左侧的部分氮化硅或氧化硅绝缘覆盖层，露出外延片左侧的部分n型金属电极层112，该露出的外延片左侧的部分n型金属电极层112用作n型金属电极焊点，如图2E所示；其中反应离子刻蚀(RIE)采用刻蚀反应气体为CH₄、Ar，反应均在0.067mbar的反应气压下进行，反应温度为室温，反应射频功率为50W；

步骤11：清洗干净，在晶片的氮化硅或氧化硅绝缘覆盖层113上旋涂聚酰亚胺，厚度约4μm，通过光刻显影，露出电吸收调制器脊波导122中的P型InGaAs接触层107的上表面，单行载流子光电探测器脊波导123中的P型重掺杂InGaAs接触层111的上表面以及外延片左侧的部分n型金属电极层112，从而形成聚酰亚胺包层114，随后在保温炉中进行固化，固化条件为从室温升到160℃，保温90分钟，再从160℃升到260℃，保温90分钟，然后再从260℃升到360℃，保温50分钟。随后让它自然从360℃降到室温，在固化期间一直通N₂保护，使用聚酰亚胺做包层，其一可以提供P型金属电极与器件之间的绝缘电隔离，其二是可以起到保护脊和有源区的作用，同时还有利于减小器件电容，提高带宽；

步骤12：然后通过涂胶、光刻、翻转、显影，在露出的聚合物层(聚酰亚胺)上表面淀积Ta2N电阻薄膜，进行带胶剥离，最后在聚酰亚胺上表面形成薄膜电阻115；

步骤13：在晶片的聚酰亚胺层114上采用离子束溅射方法生长TiAu，厚度为其中Ti厚度为Au厚度为然后通过光刻显影，采用湿法腐蚀液KI、稀HF腐蚀掉Au、Ti，形成P型微带线状金属电极116和P型金属电极板117，如图2F所示；其中P型金属电极板117采用爬坡过渡，从聚酰亚胺114上慢慢下降到氮化硅或氧化硅绝缘覆盖层113，可以解决高度落差的问题；

步骤14：将衬底减薄，完成整个器件的制作。

本发明的优点在于：

1、进行两次外延生长，先外延生长电吸收调制器外延层，后选择区域外延生长单行载流子探测器外延层，可以对电吸收调制器和单行载流子探测器分别进行优化；

2、集成了稀释波导，提高了光纤波导的耦合效率和对准容差，引入了折射率匹配层，提高了探测器的响应度和带宽性能；

3、集成了单行载流子光电探测器，单行载流子光电探测器采用p型吸收层和n型未掺杂收集层，由于耗尽区中只有一种载流子电子，减小了空间电荷效应，提高了探测器的饱和功率。另外，电子具有比空穴高的饱和速度，因此采用单行载流子光电探测器可以实现高速高饱和输出；

4、集成了内台阶量子阱电吸收调制器，即多量子阱层中的靠近P电极116方向的阱中分别插入一层InGaAsP层，该层的禁带宽度介于阱材料的禁带带宽和垒材料的禁带带宽之间，从而延迟量子限制斯塔克效应中红移发生，最终增大EAM电压偏置工作点，增大EAM电压偏置点的目的是为了能和单行载流子光电探测器共用一个偏置工作电压，这个最佳工作电压在4V左右，因而需要消耗的电功率并不大；

5、采用干法刻蚀方法一次刻蚀形成电吸收调制器脊波导122和单行载流子光电探测器脊波导123，简化了工艺步骤；

6、集成了一个金属-绝缘体-金属(MIM)电容和薄膜电阻，可以同时对电吸收调制器和单行载流子光电探测器提供直流偏置，大大简化了对器件测试和封装要求。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定的为准。