在电平触发中断方式中响应短脉冲中断请求的装置及方法

摘要

本发明公开了一种基于单片机的电平触发中断方式响应短脉冲中断请求信号的方法和装置，属于单片机应用领域，利用单片机内部的可编程逻辑器件将输入到单片机的短脉冲中断请求信号锁定为稳定的电平信号输出。可编程逻辑器件构成的锁定输出电路由或门、与门、内部寄存器和可选用的D触发器组成。采用了本发明的技术方案，可以支持最短几个纳秒宽度的短脉冲中断请求，也可以避免由于输入信号的“毛刺”噪声而导致的中断误触发，并且该方法和装置不使用额外的器件，在降低成本的同时实现了低功耗。

说明书

技术领域

本发明涉及单片机应用领域，尤其涉及一种单片机电平触发中断方式支持响应短脉冲中断请求信号的方法和装置。

背景技术

单片机中断系统的目的是为了对内部或外部的突发事件及时地作出响应，并执行相应的程序，在单片机的应用中，它同样有着十分重要的作用。单片机的外部中断有两种触发方式可选，边沿触发和电平触发。选择边沿触发方式时，单片机在上一个机器周期检测到中断源口线为高电平，下一个机器周期检测到低电平，即置位中断标志，请求中断。这种触发方式很容易受中断信号‘毛刺’的干扰而导致中断误触发，因此电平触发中断方式相比较而言更具稳定性，应用也更广泛。

电平触发是持续触发，中断标志寄存器不锁存中断请求信号。标志寄存器对于请求信号来说是透明的。这样当中断请求被阻塞而没有得到及时响应时，将被丢失。所以，要使电平触发的中断被单片机响应并执行，必须保证外部中断源输入的电平维持到中断被执行为止。因此单片机输入的电平中断信号必须一直保持到当前一条指令执行完成后才能触发中断，当单片机正在执行同级中断或更高级中断期间，产生的外部中断源即外部中断电平如果在该中断执行完毕之前撤销了，那么将得不到响应，就如同没发生一样。同样，当单片机在执行不可被中断的指令时，产生的电平触发中断如果时间太短，也得不到执行。

但是在单片机的实际应用中，很多情况下输入到单片机的中断信号不仅用来做中断触发，还需要控制其它传感器或采样保持等电路的工作。比如光纤通信系统中光收发一体模块的突发接收光功率监控应用中，上位机输入的光功率监控触发脉冲信号同时还控制着光收发一体模块的采样保持电路。该触发脉冲受到突发接收光包长度的限制，最小脉冲宽度只有300ns，根本无法触发类似美国ADI公司ADuC7020这样的单片机做中断采样处理。

目前，常规的解决这种问题的办法是在短脉冲触发信号后串联一个单稳态电路，产生一个固定宽度的长脉冲信号来触发单片机的中断。如图1所示（图1为现有技术中利用单稳态电路展宽短脉冲宽度的示意图），这种方法不仅增加了一些分离的器件，加大了布板的面积和复杂度，而且该电路容易受到信号‘毛刺’的影响，造成中断误触发。

可编程逻辑阵列PLA（Programmable Logic Array）,于20世纪70年代中期出现，它是由可编程的与阵列和可编程的或阵列组成。PLA的配置数据决定了PLA内部阵列的互连关系和逻辑功能，改变这些数据，也就改变了器件的逻辑功能。现在单片机技术的发展日新月益，功能越来越强大，很多产品系列中都增加了PLA的功能，比如ADI公司的ADuC702x系列产品。

发明内容

本发明的目的在于提出一种在电平触发中断方式中响应短脉冲中断请求的装置及其使用方法，以实现对短脉冲中断触发信号的响应，解决信号毛刺导致的误触发中断的问题，减小电路布板的复杂度，降低产品的成本和功耗。

为实现以上目的，本发明提供一种在电平触发中断方式中响应短脉冲中断请求的装置，在输入的短脉冲中断信号与单片机的中断管脚之间，加入短脉冲锁定电路，包括：与门一、或门、和寄存器。该短脉冲中断信号输入该或门的第一输入端；该与门一的输出端与该或门的第二输入端相连；该或门的输出端与该与门一的第一输入端相连；该与门一的第二输入端与该寄存器相连；该或门的输出端同时输出至单片机的中断管脚。

在输入的短脉冲信号与或门之间，加入毛刺过滤电路，包括：与门二、D触发器一和D触发器二。该短脉冲信号同时输入与门二的第一输入端和该D触发器一的输入端；该D触发器一的输出端连接至该D触发器二的输入端；该D触发器二的输出端连接至该与门二的第二输入端；该与门二的输出端连接至该或门的第一输入端；该D触发器一和D触发器二由CLK时钟信号控制输出周期。

该寄存器为单片机的PLA（可编程逻辑阵列）专用寄存器，直接控制PLA单元的输入电平。

该短脉冲锁定电路为可编程逻辑阵列（PLA）。

该毛刺过滤电路为可编程逻辑阵列（PLA）。

该D触发器一和D触发器二之间串联加入n个D触发器（n为大于0的整数），输入端指向D触发器一，输出端指向D触发器二。

本发明还提供一种使用该装置的方法，包括如下步骤：

a、单片机初始化；

b、将该寄存器设置为 “0”，复位该短脉冲锁定电路；

c、将该寄存器设置为 “1”；

d、收到中断请求信号时，通过该短脉冲锁定电路将锁定后的中断信号输入该单片机；

e、该单片机执行中断响应操作程序；

f、判断该单片机的短脉冲中断请求信号输入管脚输入是否是高电平，如果是，则转至步骤g，否则转至步骤b；

g、利用定时器等待一定时间，然后重新转至步骤f。

该步骤g中，等待的时间大于0.1μs，小于100ms。

采用本发明的方法和装置，利用一些单片机内嵌的PLA功能，实现了对短脉冲中断触发信号的响应。相比边沿触发中断方式，本发明通过在配置PLA中增加D触发器，解决了信号毛刺导致的误触发中断的问题；相比传统的电平中断触发方式，可以节约一个单稳态电路，减小了电路布板的复杂度，降低了产品的成本和功耗。

附图说明

图1是现有技术中利用单稳态电路展宽短脉冲宽度的示意图。

图2是本发明具体实施方式一中在电平触发中断方式中响应短脉冲中断请求的装置结构示意图。

图3是本发明具体实施方式二中在电平触发中断方式中响应短脉冲中断请求的装置结构示意图。

图4是本发明具体实施方式中使用在电平触发中断方式中响应短脉冲中断请求的装置的方法的流程图。

具体实施方式

下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。

本发明技术方案的主要思想是利用单片机内部的PLA构成锁定输出逻辑电路，将输入到单片机的短脉冲中断请求信号锁定为稳定的电平中断信号输出，并连到单片机的电平触发中断管脚，直到单片机作出中断响应之后再重置PLA，将电平中断触发信号输出复位，并等待新的中断触发信号。

图2是本发明具体实施方式一中在电平触发中断方式中响应短脉冲中断请求的装置结构示意图。如图2所示，具体实施方式一中的该装置包括或门、与门一和内部寄存器，单片机采用的是ADuc7020MCU，该单片机内嵌有PLA，可以通过设置PLA为一个或门和一个与门，或门的两个输入分别连接到单片机的短脉冲中断请求信号输入管脚和与门的输出管脚,与门一的两个输入管脚分别连接到单片机的PLADIN寄存器输入和或门的输出管脚，或门的输出管脚同时也连接到单片机的电平触发中断输入管脚。

单片机的PLADIN寄存器首先设置为 “1”,当短脉冲中断请求信号变为高电平输入到上述短脉冲锁存电路后,或门立即输出“1”并输入到与门一，此时与门一的两个输入信号均为“1”，因此与门一输出也为“1”。与门一的输出管脚与或门的其中一个输入管脚相连，因此即使或门另外一输入管脚上短脉冲中断请求信号输入电平变为低电平，或门的输出也锁定为“1”即高电平，这样短脉冲中断请求信号转换为稳定的高电平输入到单片机内部的电平触发中断管脚，致使中断的触发响应。单片机内部PLA单元的延时一般只有几个纳秒，该短脉冲锁存电路装置对中断脉冲信号最小宽度的要求仅为两倍PLA单元延时的时间，也就是说该方法和装置可以支持至少十纳秒以上短脉冲的中断请求信号。

图3是本发明具体实施方式二中在电平触发中断方式中响应短脉冲中断请求的装置结构示意图。如图3所示，具体实施方式二中的该装置包括或门、两个与门、内部寄存器和两个D触发器，单片机采用的是ADuc7020MCU，该单片机内嵌有PLA，可以通过设置PLA为一个或门、两个与门和两个D触发器：单片机的短脉冲中断请求信号输入管脚与D触发器一的输入管脚相连，D触发器一的输出管脚同D触发器二的输入管脚相连，与门二的两个输入管脚分别连接到D触发器二的输出管脚和单片机的短脉冲中断请求信号输入管脚，或门的两个输入分别连接到与门一的输出管脚和与门二的输出管脚,与门二的两个输入管脚分别连接到单片机的PLADIN寄存器输入和或门的输出管脚,或门的输出管脚同时也连接到单片机的电平触发中断输入管脚。D触发器的数量可以增加，串联在电路中使用，增加信号的延迟时间，D触发器共用CLK时钟信号作为触发时钟信号。

单片机的PLADIN寄存器首先设置为 “1”,当短脉冲中断请求信号由低电平变为高电平输入到上述短脉冲锁存电路后, D触发器一输入信号为“1”，D触发器的输出受CLK时钟信号控制。CLK时钟信号是周期性的时钟信号，其时间周期由单片机内部配置，在每个CLK时钟信号的上升沿，D触发器改变一次输出状态，其输出信号与输入信号相同，所以D触发器1输出为“1”比短脉冲中断请求信号上升沿的延时最长为一个CLK时钟周期。当两个D触发器级联时，采用相同的CLK时钟信号， D触发器二的输出信号的变化将比D触发器一输出信号的变化延时一个CLK时钟周期。因此D触发器二会在两个CLK时钟周期之内输出信号“1”。D触发器二的输出管脚和单片机的短脉冲中断请求信号输入管脚分别连接到与门二的输入管脚，因此只有短脉冲中断请求信号的脉冲宽度大于两个CLK时钟周期以上，与门二的输出才为“1”。然后或门立即输出“1”并输入到与门一，此时与门一的两个输入信号均为“1”，因此与门一输出也为“1”。与门一的输出管脚与或门的其中一个输入管脚相连，因此即使或门另外一输入管脚与门二输出变为“0”，或门的输出也锁定为“1”即高电平，这样短脉冲中断请求信号转换为稳定的高电平输入到单片机内部的电平触发中断管脚，致使中断的触发响应。由于CLK时钟周期可以根据需求由单片机内部灵活设置，这样可以完全避免中断请求信号管脚上噪声导致的中断误触发。该方法和装置不仅可以可靠实现短脉冲中断的每一次触发，还可以容忍中断请求信号管脚上存在噪声，在实际应用中更加可靠。

上述方法和装置在应用中需要单片机软件程序的配合操作，图4是本发明具体实施方式中使用在电平触发中断方式中响应短脉冲中断请求的装置的方法的流程图。如图4所示，该流程包含以下步骤： 

步骤a、单片机初始化，并按照上述具体实施方式配置PLA电路；

步骤b、单片机的PLADIN寄存器首先设置为 “0”,复位短脉冲锁定电路；

步骤c、单片机的PLADIN寄存器设置为 “1”；

步骤d、等待中断请求信号，如果收到中断请求信号，则转至步骤105；

步骤e、执行中断响应操作程序；

步骤f、判断单片机的短脉冲中断请求信号输入管脚输入是否是高电平，如果是，则转至步骤g，否则转至步骤b；

步骤g、利用定时器等待一定时间，然后重新转至步骤f。

以上程序操作保证了PLA电路锁定输出后的重新复位，并避免了由于单片机中断请求信号输入管脚输入长脉冲中断请求信号而出现的重复进中断的情况。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉该技术的人在本发明所揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。